AiP74CB3Q3257

AiP74AVC16T245 ialah transceiver 16-bit dengan terjemahan voltan aras dwiarah dan output 3-keadaan. Peranti ini boleh digunakan sebagai dua transceiver 8-bit atau sebagai transceiver 16-bit. Ia mempunyai bekalan dwi (VCC(A) dan VCC(B)) untuk terjemahan voltan dan empat port input-output 8-bit (nAn dan nBn) setiap satu dengan input mendayakan (n) dan menghantar/menerima (nDIR) sendiri untuk kawalan arah. VCC(A) dan VCC(B) boleh dibekalkan secara bebas pada sebarang voltan antara 0.8V dan 3.6V menjadikan peranti ini sesuai untuk terjemahan voltan rendah antara mana-mana voltan berikut: 0.8V, 1.2V, 1.5V, 1.8V, 2.5V dan 3.3V. TINGGI pada nDIR memilih penghantaran dari nAn ke nBn manakala RENDAH pada nDIR memilih penghantaran dari nBn ke nAn. TINGGI pada n menyebabkan output menganggap keadaan OFF berimpedans tinggiPeranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua nAn dan nBn berada dalam keadaan OFF berimpedans tinggi.

AiP74AVC16T245 ialah transceiver 16-bit dengan terjemahan voltan aras dwiarah dan output 3-keadaan. Peranti ini boleh digunakan sebagai dua transceiver 8-bit atau sebagai transceiver 16-bit. Ia mempunyai bekalan dwi (VCC(A) dan VCC(B)) untuk terjemahan voltan dan empat port input-output 8-bit (nAn dan nBn) setiap satu dengan input mendayakan (n) dan menghantar/menerima (nDIR) sendiri untuk kawalan arah. VCC(A) dan VCC(B) boleh dibekalkan secara bebas pada sebarang voltan antara 0.8V dan 3.6V menjadikan peranti ini sesuai untuk terjemahan voltan rendah antara mana-mana voltan berikut: 0.8V, 1.2V, 1.5V, 1.8V, 2.5V dan 3.3V. TINGGI pada nDIR memilih penghantaran dari nAn ke nBn manakala RENDAH pada nDIR memilih penghantaran dari nBn ke nAn. TINGGI pada n menyebabkan output menganggap keadaan OFF berimpedans tinggiPeranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua nAn dan nBn berada dalam keadaan OFF berimpedans tinggi.

AiP74AVC16245 ialah transceiver 16-bit yang menampilkan output serasi bas 3-keadaan bukan penyongsangan dalam kedua-dua arah hantar dan terima.

AiP74AUP1G00 menyediakan fungsi NAND 2-input tunggal. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G00 menyediakan fungsi NAND 2-input tunggal. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G04 menyediakan penimbal penyongsangan tunggal. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1GU04 menyediakan get penyongsangan tanpa penimbal tunggal. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G06 menyediakan penimbal songsang tunggal dengan output saliran terbuka. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G0832 menyediakan fungsi Boolean: Y=(A×B)+C. Pengguna boleh memilih fungsi logik OR, AND dan AND-OR. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G09 menyediakan get AND 2-input tunggal dengan output saliran terbuka. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G11 menyediakan fungsi 3-input AND tunggal. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G17 menyediakan penimbal pencetus Schmitt tunggal.Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G34 menyediakan dua penimbal voltan rendah berkuasa rendah. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G38 menyediakan get NAND 2-input tunggal dengan output saliran terbuka. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G57 menyediakan pelbagai fungsi yang boleh dikonfigurasikan. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G58 menyediakan pelbagai fungsi yang boleh dikonfigurasikan. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G79 menyediakan flip-flop jenis-D tunggal yang dicetuskan tepi positif. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G86 menyediakan fungsi get EXCLUSIVE-OR 2-input tunggal. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G132 menyediakan pencetus NAND Schmitt 2-input tunggal. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP1G332 menyediakan get OR 3-input tunggal. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC daripada 0.8V hingga 3.6V.

AiP74AUP1G373 menyediakan output 3-keadaan selak lutsinar jenis-D tunggal. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP2G00 menyediakan fungsi dwi-input 2-AND. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP2G02 menyediakan fungsi NOR 2-input dwi yang menerima isyarat input standard. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP2G04 menyediakan dua penimbal songsang. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP2GU04 menyediakan dua get penyongsangan tanpa penimbal. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V

AiP74AUP2G06 menyediakan dua penimbal songsang dengan output saliran terbuka. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP2G0604 menyediakan penimbal songsang tunggal dengan output saliran terbuka dan penyongsang tunggal yang menerima isyarat input standard.Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP2G07 menyediakan dua penimbal bukan penyongsangan dengan output saliran terbuka. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP2G08 menyediakan fungsi dwi-input 2-AND. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiP74AUP2G09 menyediakan get AND 2-input dwi dengan output saliran terbuka. Peranti ini memastikan penggunaan kuasa statik dan dinamik yang sangat rendah merentasi keseluruhan julat VCC dari 0.8V hingga 3.6V.

AiPLS0102 ialah penterjemah aras voltan. Litar ini menyokong penterjemahan aras berbilang voltan dwiarah dalam julat 0.8V hingga 5V tanpa kawalan arah.

AiP2206 ialah penterjemah aras voltan bas-IC dan SMBus dwiarah dengan port pembolehubah dan beroperasi dari 1.0V hingga 3.6V (Vreft1)) dan 1.8V hingga 5.5V (Vbis(ref2)). AiP2206 membenarkan penterjemahan aras voltan dwiarah dari IV ke 5V tanpa menggunakan pin arah. Rintangan keadaan HIDUP yang rendah pada suis membolehkan sambungan dibuat dengan kelewatan perambatan yang minimum. Apabila port pembolehubah tinggi, suis penterjemah dihidupkan, dan SCLI dan SDAl disambungkan kepada SCL.2 dan SDA2 masing-masing, membolehkan penghantaran data di kedua-dua hujung. Apabila port pembolehubah rendah, suis dimatikan dan port berada dalam keadaan impedans tinggi.AiP2206 akan mengasingkan kedua-dua belah apabila peranti dinyahdayakan, dan menyediakan terjemahan tahap voltan apabila diaktifkan. AiP2206 boleh digunakan untuk menjalankan dua bas, satu pada frekuensi operasi 400kHz dan yang satu lagi pada frekuensi operasi 100kHz. Jika kedua-dua bas ini berada pada frekuensi yang berbeza, bas 100kHz mesti diasingkan apabila bas yang satu lagi beroperasi pada 400kHz. Jika pengawal berjalan pada 400kHz, frekuensi operasi sistem maksimum mungkin lebih rendah daripada 400kHz disebabkan oleh kelewatan terjemahan. Seperti sistem 12C standard, AiP2206 perlu menyediakan logik tahap tinggi untuk bas terjemahan melalui perintang tarik naik. AiP2206 mempunyai konfigurasi pengumpul terbuka bas 12C standard. Rintangan tarik naik ditentukan oleh kadar penghantaran sistem, tetapi kedua-dua hujung penterjemah mesti mempunyai perintang tarik naik. Peranti ini berfungsi terutamanya dalam peranti bas IC mod standard, mod pantas dan mod pantas Plus untuk bekerjasama dengan peranti SMBus. Frekuensi maksimum bergantung pada pemalar masa RC, tetapi secara amnya dibenarkan lebih daripada 2MHz. Apabila port SDAl atau SDA2 berada pada tahap rendah, ia berada dalam keadaan ON antara SDAl dan SDA2 dan terdapat perintang keadaan ON yang kecil. Dengan mengandaikan bahawa tahap rujukan tinggi peranti pada SDA2 adalah lebih tinggi daripada tahap rujukan tinggi peranti pada SDA1, voltan keluaran pada SDA1 akan dihadkan kepada voltan yang ditetapkan oleh VREFI apabila peranti pada SDA2 mengeluarkan tahap tinggi. Apabila peranti pada SDAl mengeluarkan tahap tinggi, SDA2 ditarik ke atas oleh perintang pul-up ke tahap tinggi yang ditetapkan oleh voltan bekalan kuasa tarik-up saliran (VpuD). Ini membolehkan pengguna menukar tahap tinggi dan rendah secara bebas tanpa pin kawalan arah. Prinsip operasi saluran SCL 1/SCL2 adalah sama seperti saluran SDAl/SDA2.Semua saluran mempunyai ciri elektrik yang sama, dan terdapat sedikit sisihan voltan atau kelewatan perambatan dari satu sisi ke sisi yang lain. Pembuatan suis simetri adalah bermanfaat untuk menyelesaikan terjemahan aras voltan transistor berpecah. Penterjemah menyediakan perlindungan ESD yang sangat baik untukperanti voltan rendah, dan pada masa yang sama, ia melindungi peranti yang kekurangan perlindungan elektrostatik.

AiPGTL2003 ialah penterjemah aras voltan. Litar ini menyokong penterjemahan aras berbilang voltan dwiarah dalam julat 0.8V hingga 5V tanpa kawalan arah.

AiPGTL2014 ialah penerima-terima dwiarah GTL-LVTTL 4-bit. LVTTL ialah input/output COMS yang tipikal; Parameter GTL membenarkan konfigurasi bebas: ambang input aras disediakan secara luaran, output ialah output kebocoran terbuka, dan aras tinggi disediakan oleh perintang tarik naik luaran, yang boleh memenuhi pelbagai keperluan aras GTL.

The AiP74HC/HCT4851 is 8-channel analog multiplexers/demultiplexers with three digital select inputs (S0 to S2), an active-LOW enable input (E—), eight independent inputs/outputs (Y0 to Y7) and a common input/output (Z). The devices feature injection-current effect control, which has excellent value in automotive applications where voltages in excess of the supply voltage are common.

The AiP74HC/HCT4851 is 8-channel analog multiplexers/demultiplexers with three digital select inputs (S0 to S2), an active-LOW enable input (E—), eight independent inputs/outputs (Y0 to Y7) and a common input/output (Z). The devices feature injection-current effect control, which has excellent value in automotive applications where voltages in excess of the supply voltage are common.

The AiP74HC/HCT48751 is a single-pole octal-throw analog switch (SP8T) suitable for use in analog or digital 8:1 multiplexer/demultiplexer applications. The switch features three digital select inputs (S0, S1 and S2), eight independent inputs/outputs (Yn), a common input/output (Z) and a digital enable input (E—). When E—is HIGH, the switches are turned off.

The AiP74HC/HCT48751 is a single-pole octal-throw analog switch (SP8T) suitable for use in analog or digital 8:1 multiplexer/demultiplexer applications. The switch features three digital select inputs (S0, S1 and S2), eight independent inputs/outputs (Yn), a common input/output (Z) and a digital enable input (E—). When E—is HIGH, the switches are turned off.

The AiP74HC/HCT48752 is a dual single-pole quad-throw analog switch (2×SP4T) suitable for use in analog or digital 4:1 multiplexer/demultiplexer applications. Each switch features four independent inputs/outputs (nY0, nY1, nY2 and nY3) and a common input/output (nZ). A digital enable input (E—) and two digital select inputs (S0 and S1) are common to both switches. When E—is HIGH, the switches are turned off.

The AiP74HC/HCT48752 is a dual single-pole quad-throw analog switch (2×SP4T) suitable for use in analog or digital 4:1 multiplexer/demultiplexer applications. Each switch features four independent inputs/outputs (nY0, nY1, nY2 and nY3) and a common input/output (nZ). A digital enable input (E—) and two digital select inputs (S0 and S1) are common to both switches. When E—is HIGH, the switches are turned off.

The AiP74HC/HCT48753 is a triple single-pole double-throw analog switch (3×SPDT) suitable for use in analog or digital 2:1 multiplexer/demultiplexer applications. Each switch features a digital select input (Sn), two independent inputs/outputs (nY0 and nY1) and a common input/output (nZ). A digital enable input (E—) is common to all switches. When E—is HIGH, the switches are turned off.

The AiP74HC/HCT48753 is a triple single-pole double-throw analog switch (3×SPDT) suitable for use in analog or digital 2:1 multiplexer/demultiplexer applications. Each switch features a digital select input (Sn), two independent inputs/outputs (nY0 and nY1) and a common input/output (nZ). A digital enable input (E—) is common to all switches. When E—is HIGH, the switches are turned off.

The AiP74LV4051 is a low-voltage CMOS device and is pin and function compatible with the AiP74HC/HCT4051. The AiP74LV4051 is an 8-channel analog multiplexer/demultiplexer with three digital select inputs (S0 to S2), an active-LOW enable input (E), eight independent inputs/outputs (Y0 to Y7) and a common input/output (Z).

The AiP74LV4052 is a low-voltage CMOS device and is pin and function compatible with the AiP74HC/HCT4052.The AiP74LV4052 is a dual 4-channel analog multiplexer/demultiplexer with a common select logic. Each multiplexer has four independent inputs/outputs (nY0 to nY3) and a common input/output (nZ). The common channel select logics include two digital select inputs (S0 and S1) and an active LOW enable input (E(—)). With E(—) LOW, one of the four switches is selected (low impedance ON-state) by S0 and S1. With E(—) HIGH, all switches are in the high impedance OFF-state, independent of S0 and S1. VCC and GND are the supply voltage pins for the digital control inputs (S0, S1 and E(—)). The VCC to GND ranges are 1.0V to 6.0V. The analog inputs/outputs (nY0, to nY3, and nZ) can swing between VCC as a positive limit and VEE as a negative limit. VCC-VEE may not exceed 6.0V. For operation as a digital multiplexer/demultiplexer, VEE is connected to GND (typically ground).

The AiP74LV4053 is a triple single-pole double-throw (SPDT) analog switch, suitable for use as an analog or digital multiplexer/demultiplexer.

The AiP74LV48751 is an 8-channel analog multiplexer/demultiplexer with three digital select inputs (S0 to S2), an active-LOW enable input (E), eight independent inputs/outputs (Y0 to Y7) and a common  input/output (Z).

The AiP74LV48752 is a dual 4-channel analog multiplexer/demultiplexer with a common select logic. Each multiplexer has four independent inputs/outputs (nY0 to nY3) and a common input/output (nZ). The common channel select logics include two digital select inputs (S0 and S1) and an active LOW enable input (E—). With E—LOW, one of the four switches is selected (low impedance ON-state) by S0 and S1. With E—HIGH, all switches are in the high impedance OFF-state, independent of S0 and S1. VCC and GND are the supply voltage pins for the digital control inputs (S0, S1 and E—). The VCC to GND ranges are 2.0V to 6.0V. The analog inputs/outputs (nY0, to nY3, and nZ) can swing between VCC as a positive limit. VCC may not exceed 6.0V.

The AiP74LV48753 is a triple single-pole double-throw (SPDT) analog switch, suitable for use as an analog or digital multiplexer/demultiplexer.

The AiP74LVC1G66 provides one single pole, single-throw analog switch function. It has two input/output terminals (Y and Z) and an active HIGH enable input pin (E). When E is LOW, the analog switch is turned off. 

The AiP74LVC1G3157 provides one analog multiplexer/demultiplexer with one digital select input (S), two independent inputs/outputs (Y0, Y1) and a common input/output (Z).Schmitt trigger action at the select input makes the circuit tolerant of slower input rise and fall times across the entire VCC range from 1.65V to 5.5V.

The CD4051 is an 8-channel analog multiplexer/demultiplexer with three address inputs (S1 to S3), an active LOW enable input (E(—)), eight independent inputs/outputs (Y0 to Y7) and a common input/output (Z). The device contains eight bidirectional analog switches, each with one side connected to an independent input/output (Y0 to Y7) and the other side connected to a common input/output (Z). With E(—) LOW, one of the eight switches is selected (low-impedance ON-state) by S1 to S3. With E(—) HIGH, all switches are in the high-impedance OFF-state, independent of S1 to S3. If break before make is needed, then it is necessary to use the enable input.VDD and VSS are the supply voltage connections for the digital control inputs (S1 to S3, and E(—)). The VDD to VSS range is 3V to 9V. The analog inputs/outputs (Y0 to Y7, and Z) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 9V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS (typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4051H is an 8-channel analog multiplexer/demultiplexer with three address inputs (S1 to S3), an active LOW enable input (E(—)), eight independent inputs/outputs (Y0 to Y7) and a common input/output (Z). The device contains eight bidirectional analog switches, each with one side connected to an independent input/output (Y0 to Y7) and the other side connected to a common input/output (Z). With E(—) LOW, one of the eight switches is selected (low-impedance ON-state) by S1 to S3. With E(—) HIGH, all switches are in the high-impedance OFF-state, independent of S1 to S3. If break before make is needed, then it is necessary to use the enable input.VDD and VSS are the supply voltage connections for the digital control inputs (S1 to S3, and E(—)). The VDD to VSS range is 3V to 18V. The analog inputs/outputs (Y0 to Y7, and Z) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 18V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS (typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4051HS is an 8-channel analog multiplexer/demultiplexer with three address inputs (S1 to S3), an active LOW enable input (E—), eight independent inputs/outputs (Y0 to Y7) and a common input/output (Z).The device contains eight bidirectional analog switches, each with one side connected to an independentinput/output (Y0 to Y7) and the other side connected to a common input/output (Z). With E—LOW, one ofthe eight switches is selected (low-impedance ON-state) by S1 to S3. With E—HIGH, all switches are in the high-impedance OFF-state, independent of S1 to S3. If break before make is needed, then it is necessary to use the enable input.VDD and VSS are the supply voltage connections for the digital control inputs (S1 to S3, and E—). The VDD to VSS range is 3V to 18V. The analog inputs/outputs (Y0 to Y7, and Z) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 18V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS(typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4052 is a dual 4-channel analogue multiplexer/demultiplexer with common channel select logic. Each multiplexer/demultiplexer has four independent inputs/outputs (nY0 to nY3) and a common input/output (nZ). The common channel select logic includes two select inputs (S1 and S2) and an active LOW enable input (E(—)). Both multiplexers/demultiplexers contain four bidirectional analog switches, each with one side connected to an independent input/output (nY0 to nY3) and the other side connected to a common input/output (nZ). With E(—) LOW, one of the four switches is selected (low-impedance ON-state) by S1 and S2. With E(—) HIGH, all switches are in the high-impedance OFF-state, independent of S1 and S2. If break before make is needed, then it is necessary to use the enable input.VDD and VSS are the supply voltage connections for the digital control inputs (S1 and S2, and E(—)). The VDD to VSS range is 3V to 9V. The analog inputs/outputs (nY0 to nY3, and nZ) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 9V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS (typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4052H is a dual 4-channel analogue multiplexer/demultiplexer with common channel select logic. Each multiplexer/demultiplexer has four independent inputs/outputs (nY0 to nY3) and a common input/output (nZ). The common channel select logic includes two select inputs (S1 and S2) and an active LOW enable input (E(—)). Both multiplexers/demultiplexers contain four bidirectional analog switches, each with one side connected to an independent input/output (nY0 to nY3) and the other side connected to a common input/output (nZ). With E(—) LOW, one of the four switches is selected (low-impedance ON-state) by S1 and S2. With E(—) HIGH, all switches are in the high-impedance OFF-state, independent of S1 and S2. If break before make is needed, then it is necessary to use the enable input.VDD and VSS are the supply voltage connections for the digital control inputs (S1 and S2, and E(—)). The VDD to VSS range is 3V to 18V. The analog inputs/outputs (nY0 to nY3, and nZ) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 18V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS (typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4053 is a triple single-pole double-throw (SPDT) analog switch, suitable for use as an analog or digital multiplexer/demultiplexer. Each switch has a digital select input (Sn), two independent inputs/outputs (nY0 and nY1) and a common input/output (nZ). All three switches share an enable input (E(—)). A HIGH on E(—) causes all switches into the high-impedance OFF-state, independent of Sn.VDD and VSS are the supply voltage connections for the digital control inputs (Sn and E(—)). The VDD to VSS range is 3V to 9V. The analog inputs/outputs (nY0, nY1, and nZ) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 9V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS (typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4053H is a triple single-pole double-throw (SPDT) analog switch, suitable for use as an analog or digital multiplexer/demultiplexer. Each switch has a digital select input (Sn), two independent inputs/outputs (nY0 and nY1) and a common input/output (nZ). All three switches share an enable input (E(—)). A HIGH on E(—) causes all switches into the high-impedance OFF-state, independent of Sn.VDD and VSS are the supply voltage connections for the digital control inputs (Sn and E(—)). The VDD to VSS range is 3V to 18V. The analog inputs/outputs (nY0, nY1, and nZ) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 18V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS (typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4066 provides four single-pole, single-throw analog switch functions. Each switch has two input/output terminals (nY and nZ) and an active HIGH enable input (nE). When nE is LOW, the analog switch is turned off.The CD4066 is pin compatible with the CD4016 but exhibits a much lower ON resistance. In addition the ON resistance is relatively constant over the full input signal range.

The CD4066H provides four single-pole, single-throw analog switch functions. It operates over a recommended VDD power supply range of 3V to 18V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4094 is an 8-stage serial shift register. It has a storage latch associated with each stage for strobing data from the serial input to parallel buffered 3-state outputs QP0 to QP7. The parallel outputs may be connected directly to common bus lines. Data is shifted on positive-going clock transitions. The data in each shift register stage is transferred to the storage register when the strobe (STR) input is HIGH. Data in the storage register appears at the outputs whenever the output enable (OE) signal is HIGH.Two serial outputs (QS1 and QS2) are available for cascading a number of CD4094 devices. Serial data is available at QS1 on positive-going clock edges to allow high-speed operation in cascaded systems with a fast clock rise time. The same serial data is available at QS2 on the next negative going clock edge. This is used for cascading CD4094 devices when the clock has a slow rise time.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

AiP74CBTLV3125 is a 4-bit bus single-channel analog switch circuit. Each bit is controlled by the separate enable port (1OE—to 4OE—) and enable ports are all Schmitt designed. To ensure the high-impedance OFF-state during power-up or power-down, it is recommended that nOE—connect an external pull-up resistor to VCC. When the circuit is in power down state (VCC=0V), the control port and the switch port are in high resistance state, which can effectively prevent backflow and circuit damage.

AiP74CBTLV3126 is a 4-Bit bus switch circuit. Each bit is controlled by the separate enable port (1OE~4OE) and enable ports are all Schmitt design. To ensure the high-impedance OFF-state during power-up or power-down, it is recommended that nOE connect an external drop-down resistor to GND. When the circuit is in power down state (VCC=0V), the control port and the switch port are in high resistance state, which can effectively prevent backflow and circuit damage.

AiP74CBTLV3245 is an 8-bit bus switch with output enable. The circuit has a common enable control port (OE—), which is Schmitt designed. To ensure the high-impedance OFF-state during power-up or power-down, it is recommended that OE—connect an external pull-up resistor to VCC. When the circuit is in power down state (VCC=0V), the control port and the switch port are in high resistance state, which can effectively prevent backflow and circuit damage.

AiP74CBTLV3253 is a dual 1-of-4 multiplexer/demultiplexer. The circuit has two common selection ports (S0, S1) and two enable control ports (1OE , 2OE ). To ensure the high-impedance OFF-state during power up or power down, 1OE and 2OE should be tied toVcc through a pull-up resistor. This device is fully specified for partial power-down applications using IOFF. The IOFFcircuitry disables the output, preventing the damaging backflow current through thedevice when it is powered down.

AiP74CBTLV3257 is a 4-Bit 1-of-2 FET Multiplexer/Demultiplexer. The circuit has a common selection port (S) and an enable control port (OE(—)).To ensure the high-impedanceOFF-state during power upor power down, OE(—) should be tied to Vcc through apull-up resistor.This device is fully specified for partial power-down applications using IOFF. The IOFF circuitry disables the output, preventing the damaging backflow current through the device when it is powered down.

AiP74CBTLV3306 is a 2-bit bus switch. The circuit has a common enable control port (OE—), which is designed as a Schmitt trigger. To ensure the high-impedance OFF-state during power up or power down, OE—should be tied to VCC through a pull-up resistor. This device is fully specified for partial power-down applications using IOFF. The IOFFcircuitry disables the output, preventing the damaging backflow current through thedevice when it is powered down.

AiP74CBTLV3861 is a 10-bit bus switch with output enable. The circuit has a common enable control port (OE -), which is Schmitt designed. To ensure the high-impedance OFF-state during power-up or power-down, it is recommended that (OE -)  connect an external pull-up resistor to VCC. When the circuit is in power down state (VCC=0V), the control port and the switch port are in high resistance state, which can effectively prevent backflow and circuit damage.

AiP74CB3Q3245 is an 8-bit bus switch with output enable and charge pump. A built-in charge pump is used to increase the gate voltage of the NMOS pass transistor, enabling the circuit to transmit 5.5V switching signals when VCC=3.3V.

AiP74CB3Q3251 is a 1-of-8 multiplexer/demultiplexer with charge pump. The circuit has selection port (S0 to S2) and enable control port (OE -).A built-in charge pump is used to increase the gate voltage of the NMOS pass transistor, enabling the circuit to transmit 5.5V switching signals when VCC=3.3V.

AiP74CB3Q3253 is a dual 1-of-4 multiplexer/demultiplexer. The circuit has selection port (Sn) and enable control port (nOE—).A built-in charge pump is used to increase the gate voltage of the NMOS pass transistor, enabling the circuit to transmit 5.5V switching signals when VCC=3.3V.

AiP74CB3Q3257 is a 4-bit 1-of-2 multiplexer/demultiplexer. The circuit has common select port (S) and enable control port (OE—).A built-in charge pump is used to increase the gate voltage of the NMOS pass transistor, enabling the circuit to transmit 5.5V switching signals when VCC=3.3V.

AiP74CB3Q3245 is a dual bus switch with charge pump. A built-in charge pump is used to increase the gate voltage of the NMOS pass transistor, enabling the circuit to transmit 5.5V switching signals when VCC=3.3V.

The CD4011 is a quad 2-input NAND gate. The outputs are fully buffered for the highest noise immunity and pattern insensitivity to output impedance.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4013 is a dual D-type flip-flop that features independent set-direct input (SD), clear-direct input (CD), clock input (CP) and outputs (Q, Q(—)). Data is accepted when CP is LOW and is transferred to the output on the positive-going edge of the clock. The active HIGH asynchronous CD and SD inputs are independent and override the D or CP inputs. The outputs are buffered for best system performance. The clock input’s Schmitt-trigger action makes the circuit highly tolerant of slower clock rise and fall times.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4015 is a dual edge-triggered 4-bit static shift register (serial-to-parallel converter).

The CD4017 is a 5-stage Johnson decade counter with ten spike-free decoded active HIGH outputs (Q0 to Q9), an active LOW carry output from the most significant flip-flop (Q(—)5-9), active HIGH and active LOW clock inputs (CP0, CP(—)1) and an overriding asynchronous master reset input (MR).The counter is advanced by either a LOW-to-HIGH transition at CP0 while CP(—)1 is LOW or a HIGH-to-LOW transition at CP(—)1 while CP0 is HIGH.When cascading counters, the Q(—)5-9 output, which is LOW while the counter is in states 5, 6, 7, 8, and 9, can be used to drive the CP0 input of the next counter. A HIGH on MR resets the counter to zero (Q0=Q(—)5-9=HIGH; Q1 to Q9=LOW) independent of the clock inputs (CP0, CP(—)1).Automatic counter code correction is provided by an internal circuit: following any illegal code the counter returns to a proper counting mode within 11 clock pulses.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4019 is a quad AND/OR select gate.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground).Unused inputs must be connected to VDD, VSS, or another input.

The CD4020 is a 14-stage binary counter with a clock input ( ), an overriding asynchronous master reset input (MR) and twelve fully buffered outputs (Q0, and Q3 to Q13).It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4021 is an 8-bit static shift register (parallel-to-serial converter) with a synchronous serial data input (DS), a clock input (CP), an asynchronous active HIGH parallel load input (PL), eight asynchronous parallel data inputs (D0 to D7) and buffered parallel outputs from the last three stages (Q5 to Q7).Each register stage is a D-type master-slave flip-flop with a set direct (SD) and clear direct (CD) input. Information on D0 to D7 is asynchronously loaded into the register while PL is HIGH, independent of CP and DS. When PL is LOW, data on DS is shifted into the first register position and all the data in the register is shifted one position to the right on the LOW-to-HIGH transition of CP. Schmitt trigger action makes the clock input highly tolerant of slower rise and fall times.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4023 provides the positive triple 3-input NAND function. The outputs are fully buffered for highest noise immunity and pattern insensitivity of output impedance.It operates over a recommended VDD power supply range of 3V to 15V referenced to GND (usually ground). Unused inputs must be connected to VDD, GND, or another input.

The CD4024 is a 7-stage binary ripple counter。

The CD4025 is a triple 3-input NOR gate. The outputs are fully buffered for the highest noise immunity and pattern insensitivity to output impedance.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4026 is a CMOS decade.counter/divider.

The CD4027 is a edge-triggered dual JK flip-flop which features independent set-direct (SD), clear-direct (CD), clock (CP) inputs and outputs (Q, Q(—)). Data is accepted when CP is LOW, and transferred to the output on the positive-going edge of the clock. The active HIGH asynchronous clear-direct (CD) and set-direct (SD) inputs are independent and override the J, K, and CP inputs. The outputs are buffered for best system performance. It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4028 is a 4-bit BCD to decimal decoder, a 4-bit BCD to octal decoder with active LOW enable or an 8-output(Y0 to Y7) inverting demultiplexer.

The CD4030 is a quad 2-input EXCLUSIVE-OR gate. The outputs are fully buffered for the highest noise immunity and pattern insensitivity to output impedance.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4042 is a quad clocked “D” latch. It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4043 is a quad R/S latch with 3-state outputs with a common output enable input (OE). Each latch has an active HIGH set input (1S to 4S), an active HIGH reset input (1R to 4R) and an active HIGH 3-state output (1Q to 4Q).When OE is HIGH, the latch output (nQ) is determined by the nR and nS inputs as shown in function table. When OE is LOW, the latch outputs are in the high impedance OFF-state. OE does not affect the state of the latch. The high impedance off-state feature allows common bussing of the outputs.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4044 is a quad R/S latch with 3-state outputs.

CD4060 is a 14-stage ripple-carry binary counter/divider and oscillator with three oscillator terminals (RS, REXT and CEXT), ten buffered outputs (Q3 to Q9 and Q11 to Q13) and an overriding asynchronous master reset input (MR).The oscillator configuration allows design of either RC or crystal oscillator circuits. The oscillator may be replaced by an external clock signal at input RS. The counter advances on the negative-going transition of RS. A HIGH level on MR resets the counter (Q3 to Q9 and Q11 to Q13=LOW), independent of other input conditions.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4067 is a 16-channel analog multiplexer/demultiplexer with four address inputs (A0 to A3), an active LOW enable input (E—), sixteen independent inputs/outputs (Y0 to Y15) and a common input/output (Z). The device contains sixteen bidirectional analog switches, each with one side connected to an independent input/output (Y0 to Y15) and the other side connected to the common input/output (Z). With E—LOW, one of the sixteen switches is selected (low-impedance ON-state) by A0 to A3. All unselected switches are in the high-impedance OFF-state. With E—HIGH all switches are in the high-impedance OFF-state, independent of A0 to A3. The analog inputs/outputs (Y0 to Y15 and Z) can swing between VDDas a positive limit and VSS as a negative limit. VDD to VSS may not exceed 9V

The CD4068 is an 8-input And Gate/Nand Gate. The outputs are fully buffered for highest noise immunity and pattern insensitivity to output impedance variations.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4070 is a quad 2-input EXCLUSIVE-OR gate. The outputs are fully buffered for the highest noise immunity and pattern insensitivity to output impedance.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4071 is a quad 2-input OR gate. The outputs are fully buffered for highest noise immunity and pattern insensitivity to output impedance variations.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4073 is a triple 3-input AND gate. The outputs are fully buffered for highest noise immunity and pattern insensitivity to output impedance variations.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4075 provides the positive triple 3-input OR function. The outputs are fully buffered for highest noise immunity and pattern insensitivity of output impedance.It operates over a recommended VDD power supply range of 3V to 15V referenced to GND (usually ground). Unused inputs must be connected to VDD, GND, or another input.

The CD4076 are quad D-type register with 3-state outputs. It operates over a recommended VDD power supply range of 3V to 15V referenced to GND (usually ground). Unused inputs must be connected to VDD, GND, or another input.

The CD4078 is an 8-input Or Gate/Nor Gate. The outputs are fully buffered for highest noise immunity and pattern insensitivity to output impedance variations.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4081 is a quad 2-input AND gate. The outputs are fully buffered for highest noise immunity and pattern insensitivity to output impedance variations.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4082 is a dual 4-input AND gate. The outputs are fully buffered for highest noise immunity and pattern insensitivity to output impedance variations.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4093 is a quad two-input NAND gate. Each input has a Schmitt trigger circuit.The gate switches at different points for positive-going and negative-going signals. The difference between the positive voltage (VT+) and the negative voltage (VT-) is defined as hysteresis voltage (VH).It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS(usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4094 is an 8-stage serial shift register. It has a storage latch associated with each stage for strobing data from the serial input to parallel buffered 3-state outputs QP0 to QP7. The parallel outputs may be connected directly to common bus lines. Data is shifted on positive-going clock transitions. The data in each shift register stage is transferred to the storage register when the strobe (STR) input is HIGH. Data in the storage register appears at the outputs whenever the output enable (OE) signal is HIGH.Two serial outputs (QS1 and QS2) are available for cascading a number of CD4094 devices. Serial data is available at QS1 on positive-going clock edges to allow high-speed operation in cascaded systems with a fast clock rise time. The same serial data is available at QS2 on the next negative going clock edge. This is used for cascading CD4094 devices when the clock has a slow rise time.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4099 8-bit addressable latch is a serial input, parallel output storage register that can perform a variety of functions.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground).Unused inputs must be connected to VDD, VSS, or another input.

AiP74LV08 menyediakan fungsi AND 2-input quad.

AiP74LVC08 menyediakan empat get DAN 2-input. Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini sebagai penterjemah dalam aplikasi campuran 3.3V dan 5V.

AiP74LV14 ialah peranti CMOS Si-gate voltan rendah yang serasi dengan pin dan fungsi AiP74HC14 dan AiP74HCT14. AiP74LV14 menyediakan enam penimbal songsang dengan input pencetus Schmitt. Ia mampu mengubah isyarat input yang berubah secara perlahan kepada isyarat output yang jelas dan bebas jitter. Input bertukar pada titik berbeza untuk isyarat positif dan negatif. Perbezaan antara voltan positif VT+ dan voltan negatif VT- ditakrifkan sebagai voltan histeresis input VH.

AiP74LVC14 menyediakan enam penimbal songsang dengan input pencetus Schmitt. Ia mampu mengubah isyarat input yang berubah secara perlahan kepada isyarat output yang jelas dan bebas jitter.Input bertukar pada titik yang berbeza untuk isyarat positif dan negatif. Perbezaan antara voltan positif VT+ dan voltan negatif VT- ditakrifkan sebagai voltan histeresis input VH.Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini sebagai penterjemah dalam aplikasi campuran 3.3V dan 5V.

AiP74LVC17 menyediakan enam penimbal bukan penyongsangan dengan input pencetus Schmitt. Ia mampu mengubah isyarat input yang berubah secara perlahan kepada isyarat output yang jelas dan bebas jitter.Input bertukar pada titik yang berbeza untuk isyarat positif dan negatif. Perbezaan antara voltan positif VT+ dan voltan negatif VT- ditakrifkan sebagai voltan histeresis input VH.Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini sebagai penterjemah dalam aplikasi campuran 3.3V dan 5V.

Get dwi-input 4-positif-AND direka bentuk untuk operasi VCC 2V hingga 5.5V.

AiP74LV32 ialah peranti CMOS voltan rendah yang serasi dengan pin dan fungsi AiP74HC32 dan AiP74HCT32. AiP74LV32 menyediakan fungsi OR 2-input quad.

AiP74LVC32 menyediakan empat get OR 2-input.Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini sebagai penterjemah dalam aplikasi campuran 3.3V dan 5V.

AiP74LVC74 ialah flip-flop jenis-D yang dicetuskan oleh dwi-tepi dengan input data individu (nD), input jam (nCP), input set (nS(—)D) dan (nR(—)D), serta output nQ dan nQ(—) pelengkap.Tetapan dan tetapan semula adalah input RENDAH aktif tak segerak dan beroperasi secara bebas daripada input jam. Maklumat pada input data dipindahkan ke output nQ pada peralihan RENDAH-ke-TINGGI denyut jam. Input nD mesti stabil satu masa persediaan sebelum peralihan jam RENDAH-ke-TINGGI, untuk operasi yang boleh diramal.Tindakan pencetus Schmitt pada semua input menjadikan litar sangat bertolak ansur dengan masa naik turun input yang lebih perlahan.

AiP74LV125 ialah peranti CMOS Si-gate voltan rendah yang serasi dengan pin dan fungsi AiP74HC125 dan AiP74HCT125. AiP74LV125 menyediakan empat pemacu penimbal/talian bukan penyongsangan dengan output 3-keadaan. Output 3-keadaan (nY) dikawal oleh input yang membolehkan output (nOE—). TINGGI pada nOE—menyebabkan output menganggap keadaan OFF berimpedans tinggi

AiP74LVC125 terdiri daripada empat penimbal/pemacu talian tanpa penyongsangan dengan output 3-keadaan (nY) yang dikawal oleh input yang membolehkan output (nOE(—)). TINGGI pada nOE(—) menyebabkan output menganggap keadaan OFF impedans tinggi. Input boleh dipacu daripada peranti 3.3V atau 5V. Apabila dinyahdayakan, sehingga 5.5V boleh dikenakan pada output.

AiP74LV126 ialah peranti CMOS Si-get voltan rendah yang serasi dengan pin dan fungsi dengan AiP74HC/HCT126. AiP74LV126 terdiri daripada empat penimbal/pemacu talian bukan penyongsangan dengan output 3-keadaan. Output 3-keadaan (nY) dikawal oleh input pemboleh output (nOE). RENDAH pada nOE menyebabkan output menganggap keadaan OFF impedans yang tinggi.

AiP74LVC126 terdiri daripada empat penimbal/pemacu talian bukan penyongsangan dengan output 3-keadaan, yang dikawal oleh input pemboleh output (nOE). RENDAH pada nOE menyebabkan output menganggap keadaan OFF berimpedans tinggi. Input boleh dipacu daripada peranti 3.3V atau 5V. Apabila dinyahdayakan, sehingga 5.5V boleh dikenakan pada output.

AiP74LVC132 menyediakan empat get NAND 2-input dengan input pencetus Schmitt. Ia mampu mengubah isyarat input yang berubah secara perlahan kepada isyarat output yang jelas dan bebas jitter.Input bertukar pada titik berbeza untuk isyarat positif dan negatif. Perbezaan antara voltan positif VT+ dan voltan negatif VT- ditakrifkan sebagai voltan histeresis input VH. Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini sebagai penterjemah dalam persekitaran campuran 3.3V dan 5V.

AiP74LVC138 ialah penyahkod/penyahmultiplexer talian 3 hingga 8. Ia menerima tiga input alamat berwajaran binari (A0, A1 dan A2) dan, apabila diaktifkan, menyediakan lapan output saling eksklusif (Y(—)0 hingga Y(—)7) yang RENDAH apabila dipilih.Terdapat tiga input yang membolehkan: dua RENDAH aktif (E(—)1 dan E(—)2) dan satu TINGGI aktif (E3). Setiap output akan menjadi TINGGI melainkan E(—)1 dan E(—)2 adalah RENDAH dan E3 adalah TINGGI.Fungsi berbilang daya ini membolehkan pengembangan selari peranti yang mudah kepada penyahkod 1 daripada 32 (5 baris kepada 32 baris) dengan hanya empat peranti AiP74LVC138 dan satu penyongsang. AiP74LVC138 boleh digunakan sebagai penyahmultipleks lapan output dengan menggunakan salah satu input daya RENDAH aktif sebagai input data dan input daya yang selebihnya sebagai strob. Input daya yang tidak digunakan mesti diikat secara kekal pada keadaan TINGGI atau RENDAH aktif yang sesuai.

AiP74LVC139 ialah penyahkod/penyahmultiplexer dwi talian 2 hingga 4. Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74HC/HCT21 menyediakan fungsi 4-input DAN. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74LVC157 ialah pemultipleks empat-input 2 yang memilih empat bit data daripada dua sumber di bawah kawalan input pilih biasa (S). Empat output tersebut membentangkan data yang dipilih dalam bentuk sebenar (bukan terbalik). Input daya (E(—)) aktif RENDAH. Apabila pin E(—) adalah TINGGI, semua output (1Y hingga 4Y) dipaksa RENDAH tanpa mengira semua keadaan input yang lain. Memindahkan data daripada dua kumpulan daftar kepada empat bas output biasa ialah penggunaan biasa AiP74LVC157. Keadaan input pilih data biasa (S) menentukan daftar tertentu dari mana data tersebut datang. Ia juga boleh digunakan sebagai penjana fungsi.Ia berguna untuk melaksanakan logik yang sangat tidak sekata dengan menjana mana-mana 4 daripada 16 fungsi berbeza bagi dua pembolehubah dengan satu pembolehubah sepunya.Peranti ini merupakan pelaksanaan logik suis 4-kutub, 2-kedudukan, di mana kedudukan suis ditentukan oleh aras logik yang dikenakan pada pin S.Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini sebagai penterjemah dalam aplikasi campuran 3.3V dan 5V.

AiP74LV164 ialah peranti CMOS Si-gate voltan rendah dan serasi dengan pin dan fungsinya dengan AiP74HC164 dan AiP74HCT164. AiP74LV164 ialah daftar anjakan yang dicetuskan oleh tepi 8-bit dengan kemasukan data bersiri dan output daripada setiap lapan peringkat. Data dimasukkan secara bersiri melalui salah satu daripada dua input (DSA atau DSB) dan mana-mana input boleh digunakan sebagai daya TINGGI aktif untuk kemasukan data melalui input yang lain. Kedua-dua input mesti disambungkan bersama atau input yang tidak digunakan mesti diikat TINGGI. Data beralih satu tempat ke kanan pada setiap peralihan RENDAH ke TINGGI bagi input jam (CP) dan memasuki Q0, iaitu fungsi logik DAN bagi dua input data (DSA dan DSB) yang wujud satu masa persediaan sebelum tepi jam yang meningkat. RENDAH pada input tetapan semula induk (MR) mengatasi semua input lain dan mengosongkan daftar secara tak segerak, memaksa semua output RENDAH.

AiP74LV165 ialah daftar anjakan beban selari atau bersiri masuk 8-bit dengan output bersiri pelengkap (Q7 dan Q7) yang tersedia dari peringkat terakhir. Tindakan pencetus Schmitt pada semua input menjadikan litar bertoleransi untuk masa naik dan turun input yang lebih perlahan.

AiP74LVC240 ialah pemacu penimbal/baris tanpa penyongsangan oktal dengan output 3-keadaan. Output 3-keadaan dikawal oleh input pemboleh output 1OE.（—） dan 2OE（—）TINGGI pada NOE（—） menyebabkan output menganggap keadaan OFF berimpedans tinggi. Input boleh dipacu daripada peranti 3.3V atau 5V. Dalam operasi 3 keadaan, output boleh mengendalikan 5V. Ciri-ciri ini membolehkan penggunaan peranti ini sebagai penterjemah dalam persekitaran campuran 3.3V dan 5V.

 AiP74LVC244 ialah pemacu penimbal/baris tak terbalik oktal dengan output 3-keadaan. Output 3-keadaan dikawal oleh input pemboleh output 1OE(—) dan 2OE(—). TINGGI pada nOE(—) menyebabkan output menganggap keadaan OFF berimpedans tinggi. Tindakan pencetus Schmitt pada semua input menjadikan litar sangat bertoleransi untuk masa naik dan turun input yang lebih perlahan.Input boleh dipacu daripada peranti 3.3 V atau 5.0 V. Dalam operasi 3 keadaan, output boleh mengendalikan 5V. Ciri-ciri ini membolehkan penggunaan peranti ini sebagai penterjemah dalam persekitaran campuran 3.3 V dan 5V.  

AiP74LV245 ialah transceiver 8-bit dengan output 3-keadaan. Peranti ini mempunyai ciri-ciri pendayaan output (OE—) dan hantar/terima (DIR) untuk kawalan arah. TINGGI pada OE—menyebabkan output menganggapkeadaan OFF impedans tinggi.

AiP74LVC245 ialah transceiver 8-bit yang menampilkan output serasi bas 3-keadaan bukan penyongsangan dalam kedua-dua arah hantar dan terima. Peranti ini mempunyai input output enable(OE(—)) untuk memudahkan las dan input send/receive (DIR) untuk kawalan arah. OE(—) mengawal output supaya bas diasingkan dengan berkesan.Input boleh dipacu daripada peranti 3.3V atau 5V. Apabila dinyahdayakan, sehingga 5.5V boleh dikenakan pada output. Ciri-ciri ini membolehkan penggunaan peranti ini dalam aplikasi campuran 3.3V dan 5V.

AiP74LVCH245 ialah transceiver 8-bit yang menampilkan output serasi bas 3-keadaan bukan penyongsangan dalam kedua-dua arah hantar dan terima. Input data penahan bas AiP74LVCH245 menghapuskan keperluan perintang tarik naik luaran untuk menahan input yang tidak digunakan. Input boleh dipacu daripada peranti 3.3V atau 5V. Apabila dinyahdayakan, sehingga 5.5V boleh dikenakan pada output. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74LVC273 terdiri daripada lapan flip-flop jenis-D yang dicetuskan tepi dengan input Dn dan output Qn individu. Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74LVC373 terdiri daripada lapan selak lutsinar jenis-D, yang menampilkan input jenis-D berasingan untuk setiap satu selak dan output sebenar 3-keadaan untuk aplikasi berorientasikan bas Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74LVC374 ialah flip-flop jenis-D oktal yang menampilkan input jenis-D berasingan untuk setiap flip-flop dan output 3 keadaan untuk aplikasi berorientasikan bas. Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74LVC377 mempunyai lapan flip-flop jenis-D yang dicetuskan tepi dengan input (D) dan output (Q) individu. Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74LV541 ialah pemacu penimbal/baris 8-bit dengan output 3-keadaan. Peranti ini mempunyai dua pemboleh output (OE—1 dan OE—2). TINGGI pada OE—n menyebabkan output yang berkaitan menganggap keadaan OFF berimpedans tinggi.

AiP74LVC541 ialah pemacu penimbal/talian bukan penyongsangan oktal dengan input dan output toleran 5V. Output 3-keadaan dikawal oleh input pemboleh output OE(—)1 dan OE(—)2.Peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan.Input boleh dipacu daripada peranti 3.3V atau 5V. Apabila dinyahdayakan, sehingga 5.5V boleh digunakan pada output. Ciri-ciri ini membolehkan penggunaan peranti ini sebagai penterjemah dalam aplikasi campuran 3.3V dan 5V.

AiP74LVC573 terdiri daripada lapan selak lutsinar jenis-D, yang menampilkan input jenis-D berasingan untuk setiap selak dan output sebenar 3-keadaan untuk aplikasi berorientasikan bas. Input Dayakan Selak (LE) dan input Dayakan Output () adalah sama untuk semua selak dalaman.Apabila LE adalah TINGGI, data pada input Dn memasuki selak. Dalam keadaan ini, selak adalah lutsinar, iaitu, output selak berubah setiap kali input-D yang sepadan berubah. Apabila LE adalah RENDAH, selak menyimpan maklumat yang terdapat pada input-D satu masa persediaan sebelum peralihan TINGGI-ke-RENDAH LE.Bila  adalah RENDAH, kandungan lapan selak tersedia pada output. Apabila  adalah TINGGI, output akan menuju ke keadaan OFF impedans tinggi. Operasi  input tidak menjejaskan keadaan selak.Input boleh dipacu daripada peranti 3.3V atau 5V. Apabila dinyahdayakan, sehingga 5.5V boleh digunakan pada output. Ciri-ciri ini membolehkan penggunaan peranti ini sebagai penterjemah dalam aplikasi campuran 3.3V atau 5V.AiP74LVC573 secara fungsinya sama dengan AiP74LVC373, tetapi mempunyai susunan pin yang berbeza.

AiP74LVC574 ialah flip-flop jenis-D oktal yang menampilkan input jenis-D berasingan untuk setiap flip-flop dan output 3-keadaan untuk aplikasi berorientasikan bas.Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74LV595 ialah daftar anjakan bersiri 8 peringkat dengan daftar storan dan output 3-keadaan. Kedua-dua Daftar anjakan dan daftar storan mempunyai jam berasingan. Ia merupakan peranti CMOS Si-get voltan rendah dan mempunyai pin dan serasi secara fungsi dengan AiP74HC595 dan AiP74HCT595. Data dialihkan pada peralihan positif input SHCP. Data dalam daftar anjakan ialah dipindahkan ke daftar storan pada peralihan positif input STCP. Jika kedua-dua jam disambungkan bersama, daftar anjakan akan sentiasa menjadi satu denyut jam di hadapan daftar storan. Daftar anjakan mempunyai input bersiri (DS) dan output bersiri (Q7S) untuk melata peranti. Ia juga disediakan dengan input tetapan semula tak segerak MR— (aktif RENDAH) untuk semua 8 peringkat daftar anjakan. Daftar storan mempunyai 8 output pemacu bas 3-keadaan selari. Data dalam daftar storan muncul pada output apabila input pemboleh output (OE—) adalah RENDAH.

AiP74LVC4245 ialah transceiver penterjemah bekalan dwi oktal yang menampilkan output serasi bas 3-keadaan bukan penyongsangan dalam kedua-dua arah hantar dan terima. Ia direka bentuk untuk antara muka antara bas 3V dan 5V dalam persekitaran bekalan 3V dan 5V campuran.Peranti ini mempunyai input pemboleh output (pin) untuk memudahkan penjujukan dan input hantar/terima (pin DIR) untuk kawalan arah. Pin mengawal output supaya bas diasingkan dengan berkesan.Dalam mod gantung, apabila VCC(A) adalah sifar, tiada aliran arus dari satu bekalan ke bekalan yang lain. Output-A mesti ditetapkan pada 3 keadaan dan voltan pada bas-A mesti lebih kecil daripada Vdiod (biasanya 0.7V).VCC(A)VCC(B), kecuali dalam mod gantung.

AiP74LVC/LVCH16244 ialah pemacu penimbal/talian bukan penyongsangan 16-bit dengan output serasi bas 3-keadaan. Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74LVC/LVCH16244 ialah pemacu penimbal/talian bukan penyongsangan 16-bit dengan output serasi bas 3-keadaan. Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74LVC/LVCH16245 ialah transceiver 16-bit yang menampilkan output serasi bas 3-keadaan bukan penyongsangan dalam kedua-dua arah hantar dan terima. Peranti ini mempunyai dua input pemboleh output (n) untuk memudahkan penyingkiran dan dua input hantar/terima (nDIR) untuk kawalan arah. n mengawal output supaya bas diasingkan dengan berkesan. Peranti ini boleh digunakan sebagai dua transceiver 8-bit atau satu transceiver 16-bit. Input boleh dipacu daripada peranti 3.3V atau 5V. Apabila dinyahdayakan, sehingga 5.5V boleh dikenakan pada output. Ciri-ciri ini membolehkan penggunaan peranti ini dalam aplikasi campuran 3.3V dan 5V.Input data penahan bas AiP74LVCH16245 menghapuskan keperluan perintang tarik naik luaran untuk memegang input yang tidak digunakan.

AiP74LVC/LVCH16245 ialah transceiver 16-bit yang menampilkan output serasi bas 3-keadaan bukan penyongsangan dalam kedua-dua arah hantar dan terima. Peranti ini mempunyai dua input pemboleh output (n) untuk memudahkan penyingkiran dan dua input hantar/terima (nDIR) untuk kawalan arah. n mengawal output supaya bas diasingkan dengan berkesan. Peranti ini boleh digunakan sebagai dua transceiver 8-bit atau satu transceiver 16-bit. Input boleh dipacu daripada peranti 3.3V atau 5V. Apabila dinyahdayakan, sehingga 5.5V boleh dikenakan pada output. Ciri-ciri ini membolehkan penggunaan peranti ini dalam aplikasi campuran 3.3V dan 5V.Input data penahan bas AiP74LVCH16245 menghapuskan keperluan perintang tarik naik luaran untuk memegang input yang tidak digunakan.

AiP74LVC/LVCH16373 ialah selak lutsinar jenis-D 16-bit yang menampilkan input jenis-D berasingan dengan penahan bas (AiP74LVCH16373 sahaja) untuk setiap selak dan output 3-keadaan untuk aplikasi berorientasikan bas. Satu input Dayakan Selak (LE) dan satu Dayakan Output() disediakan untuk setiap oktal. Input boleh dipacu daripada peranti 3.3V atau 5V. Apabila dinyahdayakan, sehingga 5.5V boleh digunakan pada output. Ciri-ciri ini membolehkan penggunaan peranti ini dalam aplikasi campuran 3.3V dan 5V.Peranti ini terdiri daripada dua bahagian lapan selak lutsinar jenis-D dengan output sebenar 3-keadaan. Apabila LE adalah TINGGI, data pada input Dn memasuki selak. Dalam keadaan ini, selak adalah lutsinar, iaitu, output selak berubah setiap kali input-D yang sepadan berubah. Selak menyimpan maklumat yang terdapat pada input-D satu masa persediaan (tsu) sebelum peralihan TINGGI-ke-RENDAH LE. Apabila  adalah RENDAH, kandungan lapan selak tersedia pada output. Apabila  adalah TINGGI, output akan menuju ke keadaan OFF impedans tinggi. Operasi  input tidak menjejaskan keadaan selak. Penahan bas pada input data menghapuskan keperluan perintang tarik naik luaran untuk memegang input yang tidak digunakan.

AiP74LVC/LVCH16373 ialah selak lutsinar jenis-D 16-bit yang menampilkan input jenis-D berasingan dengan penahan bas (AiP74LVCH16373 sahaja) untuk setiap selak dan output 3-keadaan untuk aplikasi berorientasikan bas. Satu input Dayakan Selak (LE) dan satu Dayakan Output() disediakan untuk setiap oktal. Input boleh dipacu daripada peranti 3.3V atau 5V. Apabila dinyahdayakan, sehingga 5.5V boleh digunakan pada output. Ciri-ciri ini membolehkan penggunaan peranti ini dalam aplikasi campuran 3.3V dan 5V.Peranti ini terdiri daripada dua bahagian lapan selak lutsinar jenis-D dengan output sebenar 3-keadaan. Apabila LE adalah TINGGI, data pada input Dn memasuki selak. Dalam keadaan ini, selak adalah lutsinar, iaitu, output selak berubah setiap kali input-D yang sepadan berubah. Selak menyimpan maklumat yang terdapat pada input-D satu masa persediaan (tsu) sebelum peralihan TINGGI-ke-RENDAH LE. Apabila  adalah RENDAH, kandungan lapan selak tersedia pada output. Apabila  adalah TINGGI, output akan menuju ke keadaan OFF impedans tinggi. Operasi  input tidak menjejaskan keadaan selak. Penahan bas pada input data menghapuskan keperluan perintang tarik naik luaran untuk memegang input yang tidak digunakan.

AiP74LVC/LVCH162373 ialah selak lutsinar jenis-D 16-bit yang menampilkan input jenis-D berasingan dengan pemegang bas (AiP74LVCH162373 sahaja) untuk setiap selak dan output 3-keadaan untuk aplikasi berorientasikan bas. Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74LVC/LVCH162373 ialah selak lutsinar jenis-D 16-bit yang menampilkan input jenis-D berasingan dengan pemegang bas (AiP74LVCH162373 sahaja) untuk setiap selak dan output 3-keadaan untuk aplikasi berorientasikan bas. Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74LVC1T45; AiP74LVCH1T45 ialah transceiver bekalan dwi-bit tunggal dengan output 3-keadaan yang membolehkan terjemahan tahap dwiarah. Ia mempunyai dua port input-output 1-bit (A dan B), input kawalan arah (DIR) dan pin bekalan dwi-arah (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 1.2 V dan 5.5 V menjadikan peranti ini sesuai untuk menterjemah antara mana-mana nod voltan rendah (1.2V, 1.5V, 1.8V, 2.5V, 3.3V dan 5.0V). Pin A dan DIR dirujuk kepada VCC(A) dan pin B dirujuk kepada VCC(B). TINGGI pada DIR membolehkan penghantaran dari A ke B dan RENDAH pada DIR membolehkan penghantaran dari B ke A.Peranti-peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua port A dan port B berada dalam keadaan OFF berimpedans tinggi.Litar penahan bas aktif dalam AiP74LVCH1T45 menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah.

AiP74LVC1T45; AiP74LVCH1T45 ialah transceiver bekalan dwi-bit tunggal dengan output 3-keadaan yang membolehkan terjemahan tahap dwiarah. Ia mempunyai dua port input-output 1-bit (A dan B), input kawalan arah (DIR) dan pin bekalan dwi-arah (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 1.2 V dan 5.5 V menjadikan peranti ini sesuai untuk menterjemah antara mana-mana nod voltan rendah (1.2V, 1.5V, 1.8V, 2.5V, 3.3V dan 5.0V). Pin A dan DIR dirujuk kepada VCC(A) dan pin B dirujuk kepada VCC(B). TINGGI pada DIR membolehkan penghantaran dari A ke B dan RENDAH pada DIR membolehkan penghantaran dari B ke A.Peranti-peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua port A dan port B berada dalam keadaan OFF berimpedans tinggi.Litar penahan bas aktif dalam AiP74LVCH1T45 menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah.

AiP74LVC2T45; AiP74LVCH2T45 ialah transceiver penterjemah bekalan dwi-bit, dwi-bekalan dengan output 3-keadaan yang membolehkan penterjemahan aras dwiarah. Ia mempunyai dua port input-output 2-bit (nA dan nB), input kawalan arah (DIR) dan pin bekalan dwi-bekalan (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 1.2V dan 5.5V menjadikan peranti ini sesuai untuk penterjemahan antara mana-mana nod voltan rendah (1.2V, 1.5V, 1.8V, 2.5V, 3.3V dan 5.0V). Pin nA dan DIR dirujuk kepada VCC(A) dan pin nB dirujuk kepada VCC(B). TINGGI pada DIR membolehkan penghantaran dari nA ke nB dan RENDAH pada DIR membolehkan penghantaran dari nB ke nA.Peranti-peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua port A dan port B berada dalam keadaan OFF berimpedans tinggi.Litar penahan bas aktif dalam AiP74LVCH2T45 menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah.

AiP74LVC2T45; AiP74LVCH2T45 ialah transceiver penterjemah bekalan dwi-bit, dwi-bekalan dengan output 3-keadaan yang membolehkan penterjemahan aras dwiarah. Ia mempunyai dua port input-output 2-bit (nA dan nB), input kawalan arah (DIR) dan pin bekalan dwi-bekalan (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 1.2V dan 5.5V menjadikan peranti ini sesuai untuk penterjemahan antara mana-mana nod voltan rendah (1.2V, 1.5V, 1.8V, 2.5V, 3.3V dan 5.0V). Pin nA dan DIR dirujuk kepada VCC(A) dan pin nB dirujuk kepada VCC(B). TINGGI pada DIR membolehkan penghantaran dari nA ke nB dan RENDAH pada DIR membolehkan penghantaran dari nB ke nA.Peranti-peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua port A dan port B berada dalam keadaan OFF berimpedans tinggi.Litar penahan bas aktif dalam AiP74LVCH2T45 menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah.

AiP74LVC2T45; AiP74LVCH2T45 ialah transceiver penterjemah bekalan dwi-bit, dwi-bekalan dengan output 3-keadaan yang membolehkan penterjemahan aras dwiarah. Ia mempunyai dua port input-output 2-bit (nA dan nB), input kawalan arah (DIR) dan pin bekalan dwi-bekalan (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 1.2V dan 5.5V menjadikan peranti ini sesuai untuk penterjemahan antara mana-mana nod voltan rendah (1.2V, 1.5V, 1.8V, 2.5V, 3.3V dan 5.0V). Pin nA dan DIR dirujuk kepada VCC(A) dan pin nB dirujuk kepada VCC(B). TINGGI pada DIR membolehkan penghantaran dari nA ke nB dan RENDAH pada DIR membolehkan penghantaran dari nB ke nA.Peranti-peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua port A dan port B berada dalam keadaan OFF berimpedans tinggi.Litar penahan bas aktif dalam AiP74LVCH2T45 menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah.

AiP74LVC/LVCH4T245 ialah transceiver penterjemah bekalan dwi 4-bit dengan output 3-keadaan yang membolehkan penterjemahan aras dwiarah. Peranti ini boleh digunakan sebagai dua transceiver 2-bit atau sebagai transceiver 4-bit. Ia mempunyai empat port input-output 2-bit (nAn dan nBn), input kawalan arah (nDIR), input pemboleh output (n) dan pin bekalan dwi (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 1.2V dan 5.5V menjadikan peranti ini sesuai untuk penterjemahan antara mana-mana nod voltan rendah (1.2V, 1.5V, 1.8V, 2.5V, 3.3V dan 5.0V). Pin nAn, n dan nDIR dirujuk kepada VCC(A) dan pin nBn dirujuk kepada VCC(B). TINGGI pada nDIR membolehkan penghantaran dari nAn ke nBn dan RENDAH pada nDIR membolehkan penghantaran dari nBn ke nAn. Input pemboleh output (n) boleh digunakan untuk melumpuhkan output supaya bas diasingkan secara berkesan.Peranti-peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua port nAn dan port nBn berada dalam keadaan OFF berimpedans tinggi. Litar penahan bas aktif dalam AiP74LVCH4T245 menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah.

AiP74LVC/LVCH4T774 ialah penerima-terima bekalan dwi-bit 4-bit yang membolehkan terjemahan aras dwiarah. Ia mempunyai lapan port input-output 1-bit (An dan Bn), empat input kawalan arah (DIR1, DIR2, DIR3 dan DIR4), input pemboleh output ( ) dan pin bekalan dwi-arah (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 1.2V dan 5.5V menjadikan peranti ini sesuai untuk menterjemah antara mana-mana nod voltan rendah (1.2V, 1.5V, 1.8V, 2.5V, 3.3V, 5V). Pin An,  dan DIRn dirujuk kepada VCC(A) dan pin Bn dirujuk kepada VCC(B). TINGGI pada DIRn membenarkan penghantaran dari An ke Bn dan RENDAH pada DIRn membenarkan penghantaran dari Bn ke An. Input pemboleh output ( ) boleh digunakan untuk melumpuhkan output supaya bas diasingkan secara berkesan.Peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua An dan Bn berada dalam keadaan OFF berimpedans tinggi.Litar penahan bas aktif dalam AiP74LVCH4T774 menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah.

AiP74LVC/LVCH4T774 ialah penerima-terima bekalan dwi-bit 4-bit yang membolehkan terjemahan aras dwiarah. Ia mempunyai lapan port input-output 1-bit (An dan Bn), empat input kawalan arah (DIR1, DIR2, DIR3 dan DIR4), input pemboleh output ( ) dan pin bekalan dwi-arah (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 1.2V dan 5.5V menjadikan peranti ini sesuai untuk menterjemah antara mana-mana nod voltan rendah (1.2V, 1.5V, 1.8V, 2.5V, 3.3V, 5V). Pin An,  dan DIRn dirujuk kepada VCC(A) dan pin Bn dirujuk kepada VCC(B). TINGGI pada DIRn membenarkan penghantaran dari An ke Bn dan RENDAH pada DIRn membenarkan penghantaran dari Bn ke An. Input pemboleh output ( ) boleh digunakan untuk melumpuhkan output supaya bas diasingkan secara berkesan.Peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua An dan Bn berada dalam keadaan OFF berimpedans tinggi.Litar penahan bas aktif dalam AiP74LVCH4T774 menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah.

AiP74LVC/LVCH8T245 ialah transceiver penterjemah bekalan dwi 8-bit dengan output 3-keadaan yang membolehkan penterjemahan tahap dwiarah. Ia mempunyai dua port input-output data (pin An dan Bn), input kawalan arah (DIR), input pemboleh output ( ) dan pin bekalan dwi (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 1.2V dan 5.5V menjadikan peranti ini sesuai untuk penterjemahan antara mana-mana nod voltan rendah (1.2V, 1.5V, 1.8V, 2.5V, 3.3V dan 5.0V). Pin An,  dan DIR dirujuk kepada VCC(A) dan pin Bn dirujuk kepada VCC(B). TINGGI pada DIR membenarkan penghantaran dari An ke Bn dan RENDAH pada DIR membenarkan penghantaran dari Bn ke An. Input pemboleh output ( ) boleh digunakan untuk melumpuhkan output supaya bas diasingkan secara berkesan.Peranti-peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua port A dan port B berada dalam keadaan OFF berimpedans tinggi. Litar penahan bas aktif dalam AiP74LVCH8T245 menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah.

AiP74LVC/LVCH8T245 ialah transceiver penterjemah bekalan dwi 8-bit dengan output 3-keadaan yang membolehkan penterjemahan tahap dwiarah. Ia mempunyai dua port input-output data (pin An dan Bn), input kawalan arah (DIR), input pemboleh output ( ) dan pin bekalan dwi (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 1.2V dan 5.5V menjadikan peranti ini sesuai untuk penterjemahan antara mana-mana nod voltan rendah (1.2V, 1.5V, 1.8V, 2.5V, 3.3V dan 5.0V). Pin An,  dan DIR dirujuk kepada VCC(A) dan pin Bn dirujuk kepada VCC(B). TINGGI pada DIR membenarkan penghantaran dari An ke Bn dan RENDAH pada DIR membenarkan penghantaran dari Bn ke An. Input pemboleh output ( ) boleh digunakan untuk melumpuhkan output supaya bas diasingkan secara berkesan.Peranti-peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua port A dan port B berada dalam keadaan OFF berimpedans tinggi. Litar penahan bas aktif dalam AiP74LVCH8T245 menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah.

AiP74LVC/LVCH16T245 ialah transceiver penterjemah bekalan dwi 16-bit dengan output 3-keadaan yang membolehkan penterjemahan aras dwiarah. Peranti ini boleh digunakan sebagai dua transceiver 8-bit atau sebagai transceiver 16-bit. Ia mempunyai bekalan dwi (VCC(A) dan VCC(B)) untuk penterjemahan voltan dan empat port input-output 8-bit (nAn dan nBn) setiap satu dengan input mendayakan (n) dan menghantar/menerima (nDIR) outputnya sendiri untuk kawalan arah. Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 1.2V dan 5.5V menjadikan peranti ini sesuai untuk penterjemahan antara mana-mana nod voltan rendah (1.2V, 1.5V, 1.8V, 2.5V, 3.3V dan 5.0V). Pin nAn, n dan nDIR dirujuk kepada VCC(A) dan pin nBn dirujuk kepada VCC(B). TINGGI pada nDIR membolehkan penghantaran dari nAn ke nBn dan RENDAH pada nDIR membolehkan penghantaran dari nBn ke nAn. Input pemboleh output (n) boleh digunakan untuk melumpuhkan output supaya bas diasingkan secara berkesan.Peranti-peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua port nAn dan port nBn berada dalam keadaan OFF berimpedans tinggi. Litar penahan bas aktif dalam AiP74LVCH16T245 menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah.

AiP74LVC/LVCH16T245 ialah transceiver penterjemah bekalan dwi 16-bit dengan output 3-keadaan yang membolehkan penterjemahan aras dwiarah. Peranti ini boleh digunakan sebagai dua transceiver 8-bit atau sebagai transceiver 16-bit. Ia mempunyai bekalan dwi (VCC(A) dan VCC(B)) untuk penterjemahan voltan dan empat port input-output 8-bit (nAn dan nBn) setiap satu dengan input mendayakan (n) dan menghantar/menerima (nDIR) outputnya sendiri untuk kawalan arah. Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 1.2V dan 5.5V menjadikan peranti ini sesuai untuk penterjemahan antara mana-mana nod voltan rendah (1.2V, 1.5V, 1.8V, 2.5V, 3.3V dan 5.0V). Pin nAn, n dan nDIR dirujuk kepada VCC(A) dan pin nBn dirujuk kepada VCC(B). TINGGI pada nDIR membolehkan penghantaran dari nAn ke nBn dan RENDAH pada nDIR membolehkan penghantaran dari nBn ke nAn. Input pemboleh output (n) boleh digunakan untuk melumpuhkan output supaya bas diasingkan secara berkesan.Peranti-peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua port nAn dan port nBn berada dalam keadaan OFF berimpedans tinggi. Litar penahan bas aktif dalam AiP74LVCH16T245 menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah.

AiP74ALVC164245 ialah peranti CMOS Si-gate berprestasi tinggi, berkuasa rendah, voltan rendah, lebih baik daripada kebanyakan keluarga TTL serasi CMOS yang termaju.AiP74ALVC164245 ialah transceiver penterjemah bekalan dwi 16-bit (dwi oktal) yang menampilkan output serasi bas 3-keadaan bukan penyongsangan dalam kedua-dua arah hantar dan terima. Ia direka bentuk untuk antara muka antara bas 3V dan 5V dalam persekitaran bekalan 3V dan 5V campuran.Peranti ini boleh digunakan sebagai dua transceiver 8-bit atau satu transceiver 16-bit.Input kawalan arah (1DIR dan 2DIR) menentukan arah aliran data. nDIR (aktif TINGGI) mendayakan data daripada port nAn ke port nBn. nDIR (aktif RENDAH) mendayakan data daripada port nBn ke port nAn. Output mendayakan input (1 dan 2), apabila TINGGI, melumpuhkan kedua-dua port nAn dan nBn dengan meletakkannya dalam keadaan OFF berimpedance tinggi. Pin nAn, n dan nDIR dirujuk kepada VCC(A) dan pin nBn dirujuk kepada VCC(B).Dalam mod gantung, apabila salah satu voltan bekalan adalah sifar, tiada aliran arus dari bekalan bukan sifar ke arah bekalan sifar. Output-nAn mesti ditetapkan pada keadaan 3 dan voltan pada bas-A mesti lebih kecil daripada diod V (tipikal 0.7V). VCC(B)≥VCC(A) (kecuali dalam mod gantung).

AiP74ALVC/ALVCH162374 ialah Flip-flop jenis-D 16-bit yang dicetuskan Edge dengan output 3-keadaan.Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74ALVC/ALVCH162374 ialah Flip-flop jenis-D 16-bit yang dicetuskan Edge dengan output 3-keadaan.Input boleh dipacu daripada peranti 3.3V atau 5V. Ciri ini membolehkan penggunaan peranti ini dalam persekitaran campuran 3.3V dan 5V.

AiP74LVT244/LVTH244 ialah penimbal oktal yang sesuai untuk memandu laluan bas. Peranti ini mempunyai dua output yang membolehkan (1, 2), setiap satu mengawal empat daripada output 3-keadaan.

AiP74LVT244/LVTH244 ialah penimbal oktal yang sesuai untuk memandu laluan bas. Peranti ini mempunyai dua output yang membolehkan (1, 2), setiap satu mengawal empat daripada output 3-keadaan.

AiP74LVT245; AiP74LVTH245 ialah transceiver oktal yang menampilkan output serasi bas 3-keadaan bukan penyongsangan dalam kedua-dua arah hantar dan terima. Pelaksanaan fungsi kawalan meminimumkan keperluan pemasaan luaran. Ia menampilkan input mendayakan output ( ) untuk memudahkan lata dan input arah (DIR) untuk kawalan arah.

Peranti ini merupakan penimbal oktal yang sesuai untuk memandu laluan bas. Peranti ini mempunyai dua output yang membolehkan (1, 2), setiap satu mengawal empat daripada output 3-keadaan.AiP74LVT2244 direka bentuk dengan rintangan siri dalam kedua-dua keadaan TINGGI dan RENDAH output. Reka bentuk ini mengurangkan hingar talian dalam aplikasi seperti pemacu alamat memori, pemacu jam dan penerima/pemancar bas.

Peranti ini merupakan transceiver oktal yang menampilkan output serasi bas 3-keadaan bukan penyongsangan dalam kedua-dua arah hantar dan terima. Pelaksanaan fungsi kawalan meminimumkan keperluan pemasaan luaran. Peranti ini mempunyai input pemboleh output ( ) untuk memudahkan lata dan input arah (DIR) untuk kawalan arah.AiP74LVT/LVTH2245 direka bentuk dengan rintangan siri dalam kedua-dua keadaan TINGGI dan keadaan RENDAH output. Reka bentuk ini mengurangkan hingar talian dalam aplikasi seperti pemacu alamat memori, pemacu jam dan penerima dan pemancar bas.

AiP74LVT16240; AiP74LVTH16240 ialah penimbal 16-bit songsang yang sesuai untuk memandu laluan bas.

AiP74LVT16244; AiP74LVTH16244 ialah penimbal dan pemacu talian 16-bit yang menampilkan output bas 3-keadaan bukan penyongsangan. Peranti ini boleh digunakan sebagai empat penimbal 4-bit, dua penimbal 8-bit atau satu penimbal 16-bit.

AiP74LVT16244; AiP74LVTH16244 ialah penimbal dan pemacu talian 16-bit yang menampilkan output bas 3-keadaan bukan penyongsangan. Peranti ini boleh digunakan sebagai empat penimbal 4-bit, dua penimbal 8-bit atau satu penimbal 16-bit.

AiP74LVT16245; AiP74LVTH16245 ialah produk BiCMOS berprestasi tinggi yang direka bentuk untuk operasi VCC pada 3.3V.Peranti ini ialah transceiver 16-bit yang menampilkan output serasi bas 3-keadaan bukan penyongsangan dalam kedua-dua arah hantar dan terima. Pelaksanaan fungsi kawalan meminimumkan keperluan pemasaan luaran. Peranti ini mempunyai input pemboleh output (n) untuk memudahkan lata dan input arah (nDIR) untuk kawalan arah.

AiP74LVT16245; AiP74LVTH16245 ialah produk BiCMOS berprestasi tinggi yang direka bentuk untuk operasi VCC pada 3.3V.Peranti ini ialah transceiver 16-bit yang menampilkan output serasi bas 3-keadaan bukan penyongsangan dalam kedua-dua arah hantar dan terima. Pelaksanaan fungsi kawalan meminimumkan keperluan pemasaan luaran. Peranti ini mempunyai input pemboleh output (n) untuk memudahkan lata dan input arah (nDIR) untuk kawalan arah.

AiP74LVT16373 ialah produk BiCMOS berprestasi tinggi yang direka bentuk untuk operasi VCC pada 3.3V.Peranti ini ialah selak jenis-D lutsinar 16-bit dengan output serasi bas 3-keadaan bukan penyongsangan. Peranti ini boleh digunakan sebagai dua selak 8-bit atau satu selak 16-bit. Apabila input pemboleh selak (LE) adalah TINGGI, output Q mengikuti input data (D). Apabila pemboleh selak diambil RENDAH, output Q diselak pada tahap input D satu kali persediaan sebelum peralihan TINGGI ke RENDAH.

AiP74LVT16374; AiP74LVTH16374 ialah produk BiCMOS berprestasi tinggi yang direka untuk operasi VCC pada 3.3V.Peranti ini merupakan flip-flop jenis-D yang dicetuskan tepi 16-bit yang menampilkan output 3-keadaan bukan penyongsangan. Peranti ini boleh digunakan sebagai dua flip-flop 8-bit atau satu flip-flop 16-bit. Pada peralihan positif jam (nCP), output nQn flip-flop mengambil tahap logik yang ditetapkan pada input nDn.

AiP74LVT16374; AiP74LVTH16374 ialah produk BiCMOS berprestasi tinggi yang direka untuk operasi VCC pada 3.3V.Peranti ini merupakan flip-flop jenis-D yang dicetuskan tepi 16-bit yang menampilkan output 3-keadaan bukan penyongsangan. Peranti ini boleh digunakan sebagai dua flip-flop 8-bit atau satu flip-flop 16-bit. Pada peralihan positif jam (nCP), output nQn flip-flop mengambil tahap logik yang ditetapkan pada input nDn.

  AiP74ACT00 ialah get nand 2-input empat

AiP74AC02 ialah get atau get 2-input empat

AiP74ACT02 ialah get mahupun get 2-input empat.

AiP74AC04 menyediakan enam penimbal songsang.

AiP74ACT04 menyediakan enam penimbal songsang.

Kuad 2-Input Dan Pintu

AiP74ACT08 menyediakan empat get DAN 2-input.

AiP74AC14 ialah penyongsang pencetus heksagonal schmitt.

AiP74AC74 ialah flip-flop jenis-D yang dicetuskan dwi-tepi dengan input data individu (nD), jam (nCP) input, input set (nS—D) dan (nR—D), dan output nQ dan nQ—pelengkap. Set dan rehat ialah input RENDAH aktif tak segerak dan beroperasi secara bebas daripada input jam. Maklumat pada input data dipindahkan ke output nQ pada peralihan RENDAH-ke-TINGGI denyut jam. Input nD mesti stabil satu masa persediaan sebelum peralihan jam RENDAH-ke-TINGGI, untuk operasi yang boleh diramal.

AiP74ACT74 ialah flip-flop jenis-D yang dicetuskan oleh dwi-tepi dengan input data individu (nD), jam (nCP) input, input set (nS—D) dan (nR—D), dan output nQ dan nQ—pelengkap. Set dan rehat ialah input RENDAH aktif tak segerak dan beroperasi secara bebas daripada input jam. Maklumat pada input data dipindahkan ke output nQ pada peralihan RENDAH-ke-TINGGI jam denyut. Input nD mesti stabil satu kali persediaan sebelum peralihan jam RENDAH ke TINGGI, untuk operasi yang boleh diramal.

AiP74ACT244 ialah penimbal dan pemacu oktal dengan output 3-keadaan

AiP74ACT245 ialah transceiver bas oktal dengan output 3-keadaan.

AiP74AVC2T45 ialah transceiver dwi-bit, dwi-bekalan yang membolehkan terjemahan tahap dwiarah. Ia mempunyai dua port input-output data (nA dan nB), input kawalan arah (DIR) dan pin dwi-bekalan (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 0.8V dan 3.6V menjadikan peranti ini sesuai untuk menterjemah antara mana-mana nod voltan rendah (0.8V, 1.2V, 1.5V, 1.8V, 2.5V dan 3.3V). Pin nA dan DIR dirujuk kepada VCC(A) dan pin nB dirujuk kepada VCC(B). TINGGI pada DIR membolehkan penghantaran dari nA ke nB dan RENDAH pada DIR membolehkan penghantaran dari nB ke nA.Peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod Gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua A dan B berada dalam keadaan OFF berimpedans tinggi.

AiP74AVCH2T45 ialah penerima-terima bekalan dwi-bit yang membolehkan terjemahan aras dwiarah. Ia mempunyai dua port input-output data (nA dan nB), input kawalan arah (DIR) dan pin bekalan dwi-arah (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 0.8V dan 3.6V menjadikan peranti ini sesuai untuk penterjemahan antara mana-mana nod voltan rendah (0.8V, 1.2V, 1.5V, 1.8V, 2.5V dan 3.3V). Pin nA dan DIR dirujuk kepada VCC(A) dan pin nB dirujuk kepada VCC(B). TINGGI pada DIR membolehkan penghantaran dari nA ke nB dan RENDAH pada DIR membolehkan penghantaran dari nB ke nA.Peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua A dan B berada dalam keadaan OFF berimpedans tinggi.AiP74AVCH2T45 mempunyai litar penahan bas aktif yang disediakan untuk menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah. Ciri ini menghapuskan keperluan untuk perintang tarik-naik atau tarik-turun luaran.

AiP74AVC4T245 ialah penerima-terima bekalan dwi-bit 4-bit yang membolehkan terjemahan aras dwiarah. Peranti ini boleh digunakan sebagai dua penerima-terima 2-bit atau sebagai penerima-terima 4-bit. Ia mempunyai empat port input-output 2-bit (nAn dan nBn), input kawalan arah (nDIR), input pemboleh output (n) dan pin bekalan dwi-bit (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 0.8V dan 3.6V menjadikan peranti ini sesuai untuk menterjemah antara mana-mana nod voltan rendah (0.8V, 1.2V, 1.5V, 1.8V, 2.5V dan 3.3V). Pin nAn, n dan nDIR dirujuk kepada VCC(A) dan pin nBn dirujuk kepada VCC(B). TINGGI pada nDIR membolehkan penghantaran dari nAn ke nBn dan RENDAH pada nDIR membolehkan penghantaran dari nBn ke nAn. Input pemboleh output (n) boleh digunakan untuk melumpuhkan output supaya bas diasingkan secara berkesan.Peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua nAn dan nBn berada dalam keadaan OFF berimpedans tinggi.

AiP74AVCH4T245 ialah penerima-terima bekalan dwi-bit 4-bit yang membolehkan terjemahan aras dwiarah. Peranti ini boleh digunakan sebagai dua penerima-terima 2-bit atau sebagai penerima-terima 4-bit. Ia mempunyai dua port input-output 2-bit (nAn dan nBn), input kawalan arah (nDIR), input pemboleh output (n) dan pin bekalan dwi-bit (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 0.8V dan 3.6V menjadikan peranti ini sesuai untuk menterjemah antara mana-mana nod voltan rendah (0.8V, 1.2V, 1.5V, 1.8V, 2.5V dan 3.3V). Pin nAn, n dan nDIR dirujuk kepada VCC(A) dan pin nBn dirujuk kepada VCC(B). TINGGI pada nDIR membolehkan penghantaran dari nAn ke nBn dan RENDAH pada nDIR membolehkan penghantaran dari nBn ke nAn. Input pemboleh output (n) boleh digunakan untuk melumpuhkan output supaya bas diasingkan secara berkesan.AiP74AVCH4T245 mempunyai litar penahan bas aktif yang disediakan untuk menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah. Ciri ini menghapuskan keperluan untuk perintang tarik-naik atau tarik-turun luaran.

AiP74AVC4T774 ialah penerima-terima bekalan dwi-bit 4-bit yang membolehkan terjemahan aras dwiarah. Ia mempunyai lapan port input-output 1-bit (An dan Bn), empat input kawalan arah (DIR1, DIR2, DIR3 dan DIR4), input pemboleh output ( ) dan pin bekalan dwi-arah (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 0.8V dan 3.6V menjadikan peranti ini sesuai untuk menterjemah antara mana-mana nod voltan rendah (0.8V, 1.2V, 1.5V, 1.8V, 2.5V dan 3.3V). Pin An,  dan DIRn dirujuk kepada VCC(A) dan pin Bn dirujuk kepada VCC(B). TINGGI pada DIRn membenarkan penghantaran dari An ke Bn dan RENDAH pada DIRn membenarkan penghantaran dari Bn ke An. Input pemboleh output ( ) boleh digunakan untuk melumpuhkan output supaya bas diasingkan secara berkesan.Peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua An dan Bn berada dalam keadaan OFF berimpedans tinggi.

AiP74AVC8T245 ialah penerima-terima bekalan dwi-bit 8-bit yang membolehkan terjemahan aras dwiarah. Ia mempunyai dua port input-output 8-bit (An dan Bn), input kawalan arah (DIR), input pemboleh output ( ) dan pin bekalan dwi-bit (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 0.8V dan 3.6V menjadikan peranti ini sesuai untuk menterjemah antara mana-mana nod voltan rendah (0.8V, 1.2V, 1.5V, 1.8V, 2.5V dan 3.3V). Pin An dan DIR dirujuk kepada VCC(A) dan pin Bn dirujuk kepada VCC(B). TINGGI pada DIR membolehkan penghantaran dari An ke Bn dan RENDAH pada DIR membolehkan penghantaran dari Bn ke An. Input pemboleh output ( ) boleh digunakan untuk melumpuhkan output supaya bas diasingkan secara berkesan.Peranti ini ditentukan sepenuhnya untuk aplikasi pemadaman kuasa separa menggunakan IOFF. Litar IOFF melumpuhkan output, menghalang sebarang arus aliran balik yang merosakkan melalui peranti apabila ia dimatikan. Dalam mod gantung apabila sama ada VCC(A) atau VCC(B) berada pada tahap GND, kedua-dua An dan Bn berada dalam keadaan OFF berimpedans tinggi.

AiP74AVCH8T245 ialah penerima-terima bekalan dwi-bit 8-bit yang membolehkan terjemahan aras dwiarah. Ia mempunyai dua port input-output 8-bit (An dan Bn), input kawalan arah (DIR), input pemboleh output (OE) dan pin bekalan dwi-bit (VCC(A) dan VCC(B)). Kedua-dua VCC(A) dan VCC(B) boleh dibekalkan pada sebarang voltan antara 0.8V dan 3.6V menjadikan peranti ini sesuai untuk menterjemah antara mana-mana nod voltan rendah (0.8V, 1.2V, 1.5V, 1.8V, 2.5V dan 3.3V). Pin An, OE dan DIR dirujuk kepada VCC(A) dan pin Bn dirujuk kepada VCC(B). TINGGI pada DIR membolehkan penghantaran dari An ke Bn dan RENDAH pada DIR membolehkan penghantaran dari Bn ke An. Input pemboleh output (OE) boleh digunakan untuk melumpuhkan output supaya bas diasingkan secara berkesan. AiP74AVCH8T245 mempunyai litar penahan bas aktif yang disediakan untuk menyimpan input data yang tidak digunakan atau terapung pada tahap logik yang sah. Ciri ini menghapuskan keperluan untuk perintang tarik-naik atau tarik-turun luaran.