AiP74HCT366

The AiP74HC/HCT194 is a 4-bit bidirectional universal shift register.

The AiP74HC/HCT196 is a presettable decade and binary counter. Output Q0 is connected to input CP1(—) for BCD count. Output Q3 is connected to input CP0(—) for bi-quinary count. In the counting modes, state changes are initiated by the falling edge of the clock.

The AiP74HC/HCT196 is a presettable decade and binary counter. Output Q0 is connected to input CP1(—) for BCD count. Output Q3 is connected to input CP0(—) for bi-quinary count. In the counting modes, state changes are initiated by the falling edge of the clock.

The AiP74HC/HCT240 is an 8-bit inverting buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE(—)), each controlling four of the 3-state outputs. A HIGH on nOE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC

The AiP74HC/HCT240 is an 8-bit inverting buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE(—)), each controlling four of the 3-state outputs. A HIGH on nOE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT241 is an 8-bit buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE), each controlling four of the 3-state outputs. A HIGH on 1OE(—) or LOW on 2OE causes the associated outputs to assume a high-impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC. The AiP74HC/HCT241 device features reduced input threshold levels to allow interfacing to TTL logic levels.

The AiP74HC/HCT241 is an 8-bit buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE), each controlling four of the 3-state outputs. A HIGH on 1OE(—) or LOW on 2OE causes the associated outputs to assume a high-impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC. The AiP74HC/HCT241 device features reduced input threshold levels to allow interfacing to TTL logic levels.

The AiP74HC/HCT243 are quad bus transceivers featuring non-inverting 3-state bus compatible outputs in both send and receive directions. They are designed for 4-line asynchronous 2-way data communications between data buses. The output enable inputs (OE(—)A and OEB) can be used to isolate the buses.

The AiP74HC/HCT243 are quad bus transceivers featuring non-inverting 3-state bus compatible outputs in both send and receive directions. They are designed for 4-line asynchronous 2-way data communications between data buses. The output enable inputs (OE(—)A and OEB) can be used to isolate the buses.

The AiP74HC/HCT244 is an 8-bit buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE(—)), each controlling four of the 3-state outputs. A HIGH on nOE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT244 is an 8-bit buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE(—)), each controlling four of the 3-state outputs. A HIGH on nOE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC245 ialah transceiver 8-bit dengan output 3-keadaan. Peranti ini mempunyai output yang membolehkan (OE — ) dan menghantar/menerima (DIR) untuk kawalan arah. TINGGI pada (OE —) menyebabkan output menganggap keadaan OFF impedans tinggi. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

The AiP74HC/HCT247 feature active-low outputs designed for driving common-anode LEDs or incandescent indicators directly. Display patterns for BCD input counts above 9 are unique symbols to authenticate input conditions.

AiP74HCT245 ialah transceiver 8-bit dengan output 3-keadaan. Peranti ini mempunyai pemboleh output (OE — ) dan hantar/terima (DIR) untuk kawalan arah.

The AiP74HC/HCT248 feature active-low outputs designed for driving common-cathode LEDs or incandescent indicators directly. Display patterns for BCD input counts above 9 are unique symbols to authenticate input conditions.

AiP74HC138 menyahkod tiga input alamat berwajaran binari (A0, A1 dan A2) kepada lapan output saling eksklusif (Y(—)0 hingga Y(—)7).

The AiP74HC/HCT251 is an 8-bit multiplexer with eight binary inputs (I0 to I7), three select inputs (S0 to S2) and an output enable input (OE(—)). The select inputs select one of the eight binary inputs and route it to the complementary outputs (Y and Y(—)). A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT138 menyahkod tiga input alamat berwajaran binari (A0, A1 dan A2) kepada lapan output saling eksklusif (Y(—)0 hingga Y(—)7).

The AiP74HC/HCT251 is an 8-bit multiplexer with eight binary inputs (I0 to I7), three select inputs (S0 to S2) and an output enable input (OE(—)). The select inputs select one of the eight binary inputs and route it to the complementary outputs (Y and Y(—)). A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT597 ialah daftar anjakan 8-bit dengan flip-flop input

The AiP74HC/HCT259 is an 8-bit addressable latch. The device features four modes of operation. In the addressable latch mode, data on the D input is written into the latch addressed by the inputs A0 to A3. The addressed latch will follow the data input, non-addressed latches will retain their previous states. In memory mode, all latches retain their previous states and are unaffected by the data or address inputs. In the 3-to-8 decoding or demultiplexing mode, the addressed output follows the D input and all other outputs are LOW. In the reset mode, all outputs are forced LOW and unaffected by the data or address inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT597 ialah daftar anjakan 8-bit dengan flip-flop input

The AiP74HC/HCT259 is an 8-bit addressable latch. The device features four modes of operation. In the addressable latch mode, data on the D input is written into the latch addressed by the inputs A0 to A3. The addressed latch will follow the data input, non-addressed latches will retain their previous states. In memory mode, all latches retain their previous states and are unaffected by the data or address inputs. In the 3-to-8 decoding or demultiplexing mode, the addressed output follows the D input and all other outputs are LOW. In the reset mode, all outputs are forced LOW and unaffected by the data or address inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC ialah get NOR 2-input empat. Input termasuk diod pengapit.

The AiP74HC/HCT266 contains four independent 2-input XNOR Gates with open-drain outputs

AiP74HCT02 ialah get NOR 2-input empat. Input termasuk diod pengapit.

The AiP74HC/HCT266 contains four independent 2-input XNOR Gates with open-drain outputs

Yang AiP74HC166 ialah daftar anjakan bersiri atau selari-masuk/siri-keluar 8-bit.

The AiP74HC/HCT273 is an octal positive-edge triggered D-type flip-flop. The device features clock (CP) and master reset (MR(—)) inputs. The outputs Qn will assume the state of their corresponding Dn inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A LOW on MR(—) forces the outputs LOW independently of clock and data inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

Yang AiPHCT166 ialah daftar anjakan bersiri atau selari-masuk/siri-keluar 8-bit.

The AiP74HC/HCT273 is an octal positive-edge triggered D-type flip-flop. The device features clock (CP) and master reset (MR(—)) inputs. The outputs Qn will assume the state of their corresponding Dn inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A LOW on MR(—) forces the outputs LOW independently of clock and data inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

Yang AiP74HCT123 adalah peranti CMOS Si-gate berkelajuan tinggi dan serasi dengan pin dengan Schottky TTL berkuasa rendah (LSTTL).

The AiP74HC/HCT279 is a quad RS latches

Yang AiP74HC123 adalah peranti CMOS Si-gate berkelajuan tinggi dan serasi dengan pin dengan Schottky TTL berkuasa rendah (LSTTL).

The AiP74HC/HCT279 is a quad RS latches

AiP74HC125 ialah pemacu penimbal/baris empat hala dengan output 3-keadaan yang dikawal oleh input pemboleh output (nOE(—)).

The AiP74HC/HCT280 is a 9-bit parity generator or checker. Both even and odd parity outputs are available. The even parity output (PE) is HIGH when an even number of data inputs (I0 to I8) is HIGH. The odd parity output (PO) is HIGH when an odd number of data inputs are HIGH. Expansion to larger word sizes is accomplished by tying the even outputs (PE) of up to nine parallel devices to the final stage data inputs. Inputs include clamp diodes. It enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT125 ialah pemacu penimbal/baris empat hala dengan output 3-keadaan yang dikawal oleh input pemboleh output (nOE(—)).

The AiP74HC/HCT280 is a 9-bit parity generator or checker. Both even and odd parity outputs are available. The even parity output (PE) is HIGH when an even number of data inputs (I0 to I8) is HIGH. The odd parity output (PO) is HIGH when an odd number of data inputs are HIGH. Expansion to larger word sizes is accomplished by tying the even outputs (PE) of up to nine parallel devices to the final stage data inputs. Inputs include clamp diodes. It enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC390 ialah kaunter riak dekad 4-bit dwi yang dibahagikan kepada empat bahagian berjam secara berasingan.

The AiP74HC/HCT283 adds two 4-bit binary words (An plus Bn) plus the incoming carry (CIN). The binary sum appears on the sum outputs (S1 to S4) and the out-going carry (COUT) according to the equation: CIN+(A1+B1)+2(A2+B2)+4(A3+B3)+8(A4+B4)==S1+2S2+4S3+8S4+16COUT Where (+) = plus. Due to the symmetry of the binary add function, the AiP74HC/HCT283 can be used with either all active HIGH operands (positive logic) or all active LOW operands (negative logic). In case of all active LOW operands the results S1 to S4 and COUT should be interpreted also as active LOW. With active HIGH inputs, CIN must be held LOW when no carry in is intended. Interchanging inputs of equal weight does not affect the operation, thus CIN, A1, B1 can be assigned arbitrarily to pins 5, 6, 7, etc.

AiP74HCT390 ialah kaunter riak dekad 4-bit dwi yang dibahagikan kepada empat bahagian berjam secara berasingan.

The AiP74HC/HCT283 adds two 4-bit binary words (An plus Bn) plus the incoming carry (CIN). The binary sum appears on the sum outputs (S1 to S4) and the out-going carry (COUT) according to the equation: CIN+(A1+B1)+2(A2+B2)+4(A3+B3)+8(A4+B4)==S1+2S2+4S3+8S4+16COUT Where (+) = plus. Due to the symmetry of the binary add function, the AiP74HC/HCT283 can be used with either all active HIGH operands (positive logic) or all active LOW operands (negative logic). In case of all active LOW operands the results S1 to S4 and COUT should be interpreted also as active LOW. With active HIGH inputs, CIN must be held LOW when no carry in is intended. Interchanging inputs of equal weight does not affect the operation, thus CIN, A1, B1 can be assigned arbitrarily to pins 5, 6, 7, etc.

AiP74HC157 ialah pemultipleks empat input 2 yang memilih 4 bit data daripada dua sumber di bawah kawalan input pemilihan data biasa (S).

The AiP74HC/HCT365 is a hex buffer/line driver with 3-state outputs controlled by the output enable inputs (OE(—)n). A HIGH on OE(—)n causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT157 ialah pemultipleks empat input 2 yang memilih 4 bit data daripada dua sumber di bawah kawalan input pemilihan data biasa (S).

The AiP74HC/HCT365 is a hex buffer/line driver with 3-state outputs controlled by the output enable inputs (OE(—)n). A HIGH on OE(—)n causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC164 ialah daftar anjakan bersiri-masuk/selari-keluar 8-bit. e AiP74HC/HCT164 ialah daftar anjakan bersiri-masuk/selari-keluar 8-bit. Peranti ini mempunyai dua data bersiri. AiP74HC/HCT164 ialah daftar anjakan bersiri-masuk/selari-keluar 8-bit. Peranti ini mempunyai dua data bersiri.input (DSA dan DSB), lapan output data selari (Q0 hingga Q7). input (DSA dan DSB), lapan output data selari (Q0 hingga Q7).

The AiP74HC/HCT366 is a hex inverting buffer/line driver with 3-state outputs controlled by the output enable inputs (OE(—)n). A HIGH on OE(—)n causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT164 ialah daftar anjakan bersiri-masuk/selari-keluar 8-bit.

The AiP74HC/HCT366 is a hex inverting buffer/line driver with 3-state outputs controlled by the output enable inputs (OE(—)n). A HIGH on OE(—)n causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC48 mempunyai output aktif-rendah yang direka untuk memacu LED anod biasa atau penunjuk pijar secara langsung.

The AiP74HC/HCT367 is a hex buffer/line driver with 3-state outputs controlled by the output enable inputs (nOE(—)). A HIGH on nOE(—) causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT367 is a hex buffer/line driver with 3-state outputs controlled by the output enable inputs (nOE(—)). A HIGH on nOE(—) causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC/HCT237 ialah penyahkod talian 3-ke-8, penyahmultiplexer dengan selak pada tiga input alamat (An).

The AiP74HC/HCT373 is an octal D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT237 ialah penyahkod talian 3-ke-8, penyahmultiplexer dengan selak pada tiga input alamat (An).

The AiP74HC/HCT373 is an octal D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC/HCT238 menyahkod tiga input alamat berwajaran binari (A0, A1 dan A2) kepada lapan output saling eksklusif (Y0 hingga Y7).

The AiP74HC/HCT374 is an octal positive-edge triggered D-type flip-flop with 3-state outputs. The device features a clock (CP) and output enable (OE(—)) inputs. The flip-flops will store the state of their individual D-inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the flip-flops. Inputs also include clamp diodes, this enables the use of current limiting resistors to interface inputs to voltages in excess of VCC. The AiP74HCT374 features reduced input threshold levels to allow interfacing to TTL logic levels.

AiP74HC/HCT238 menyahkod tiga input alamat berwajaran binari (A0, A1 dan A2) kepada lapan output saling eksklusif (Y0 hingga Y7).

The AiP74HC/HCT374 is an octal positive-edge triggered D-type flip-flop with 3-state outputs. The device features a clock (CP) and output enable (OE(—)) inputs. The flip-flops will store the state of their individual D-inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the flip-flops. Inputs also include clamp diodes, this enables the use of current limiting resistors to interface inputs to voltages in excess of VCC. The AiP74HCT374 features reduced input threshold levels to allow interfacing to TTL logic levels.

AiP74HC257 ialah pemultipleks 2-input empat hala dengan output 3-keadaan.

The AiP74HC/HCT393 is a dual 4-stage binary ripple counter.

AiP74HC/HCT257 ialah pemultipleks 2-input empat hala dengan output 3-keadaan.

The AiP74HC/HCT393 is a dual 4-stage binary ripple counter.

The AiP74HC/HCT540 is an 8-bit inverting buffer/line driver with 3-state outputs. The device features two output enables (OE(—)1 and OE(—)2). A HIGH on OE(—)n causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT540 is an 8-bit inverting buffer/line driver with 3-state outputs. The device features two output enables (OE(—)1 and OE(—)2). A HIGH on OE(—)n causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT541 is an octal non-inverting buffer/line driver with 3-state outputs. The device features two output enables (OE(—)1 and OE(—)2). A HIGH on OE(—)n causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT541 is an octal non-inverting buffer/line driver with 3-state outputs. The device features two output enables (OE(—)1 and OE(—)2). A HIGH on OE(—)n causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT563 is an 8-bit D-type transparent latch with 3-state inverting outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT563 is an 8-bit D-type transparent latch with 3-state inverting outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT573 is an 8-bit D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT573 is an 8-bit D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT574 is an octal positive-edge triggered D-type flip-flop with 3-state outputs. The device features a clock (CP) and output enable (OE(—)) inputs. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the flip-flops.

The AiP74HC/HCT574 is an octal positive-edge triggered D-type flip-flop with 3-state outputs. The device features a clock (CP) and output enable (OE(—)) inputs. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the flip-flops.

The AiP74HC589 device consists of an 8−bit storage latch which feeds parallel data to an 8−bit shift register.Inputs include clamp diodes. It enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The 74HC594/74HCT594 is an 8-bit serial-in/serial or parallel-out shift register with a storage register.

The AiP74HC/HCT595 is an 8-bit serial-in/serial or parallel-out shift register with a storage register and 3-state outputs. Both the shift and storage register have separate clocks. The device features a serial input (DS) and a serial output (Q7S) to enable cascading and an asynchronous reset MR(—) input. A LOW on MR(—) will reset the shift register. Data is shifted on the LOW-to-HIGH transitions of the SHCP input. The data in the shift register is transferred to the storage register on a LOW-to-HIGH transition of the STCP input. If both clocks are connected together, the shift register will always be one clock pulse ahead of the storage register. Data in the storage register appears at the output whenever the output enable input (OE(—)) is LOW. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the registers. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC1G126 dan AiP74HCT1G126 ialah pemacu penimbal/baris tanpa penyongsangan dengan output 3-keadaan.

AiP74HC/HCT00 ialah get NAND 2-input empat hala. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT00 ialah get NAND 2-input empat hala. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT01 mengandungi empat Gerbang NAND 2-input bebas dengan output saliran terbuka.

AiP74HC/HCT01 mengandungi empat Gerbang NAND 2-input bebas dengan output saliran terbuka.

AiP74HC/HCT03 ialah get NAND 2-input empat hala dengan output saliran terbuka. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT03 ialah get NAND 2-input empat hala dengan output saliran terbuka. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT04 ialah penyongsang heksagon. Inputnya termasuk diod pengapit yang membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT04 ialah penyongsang heksagon. Inputnya termasuk diod pengapit yang membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT05 mengandungi enam penyongsang. Output AiP74HC/HCT05 adalah saliran terbuka dan boleh disambungkan kepada output saliran terbuka yang lain untuk melaksanakan fungsi berwayar aktif-RENDAH-ATAU atau berwayar aktif-TINGGI-DAN. Output saliran terbuka memerlukan perintang tarik naik untuk berfungsi dengan betul.

AiP74HC/HCT05 mengandungi enam penyongsang. Output AiP74HC/HCT05 adalah saliran terbuka dan boleh disambungkan kepada output saliran terbuka yang lain untuk melaksanakan fungsi berwayar aktif-RENDAH-ATAU atau berwayar aktif-TINGGI-DAN. Output saliran terbuka memerlukan perintang tarik naik untuk berfungsi dengan betul.

AiP74HC/HCT06 mengandungi enam penyongsang. Output AiP74HC/HCT06 adalah saliran terbuka. Output saliran terbuka memerlukan perintang tarik naik untuk berfungsi dengan betul.

AiP74HC/HCT07 mengandungi enam penimbal. Output AiP74HC/HCT07 adalah saliran terbuka dan boleh disambungkan kepada output saliran terbuka yang lain untuk melaksanakan fungsi berwayar aktif-RENDAH-ATAU atau berwayar aktif-TINGGI-DAN. Output saliran terbuka memerlukan perintang tarik naik untuk berfungsi dengan betul.

AiP74HC/HCT07 mengandungi enam penimbal. Output AiP74HC/HCT07 adalah saliran terbuka dan boleh disambungkan kepada output saliran terbuka yang lain untuk melaksanakan fungsi berwayar aktif-RENDAH-ATAU atau berwayar aktif-TINGGI-DAN. Output saliran terbuka memerlukan perintang tarik naik untuk berfungsi dengan betul.

AiP74HC/HCT08 ialah get AND 2-input empat hala. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT08 ialah get AND 2-input empat hala. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT10 ialah get NAND 3-input tiga kali ganda. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT10 ialah get NAND 3-input tiga kali ganda. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT11 ialah get AND 3-input tiga. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan yang melebihi VCC. Aras input:Untuk AiP74HC11: Tahap CMOSUntuk AiP74HCT11: Tahap TTL  Ditentukan dari -40℃ hingga +125℃  Maklumat pembungkusan: DIP14/SOP14/TSSOP14

AiP74HC/HCT11 ialah get AND 3-input tiga. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT13 menyediakan dua get NAND 4-input dengan input pencetus Schmitt.

AiP74HC/HCT13 menyediakan dua get NAND 4-input dengan input pencetus Schmitt.

AiP74HC/HCT14 ialah penyongsang heksagon dengan input pencetus Schmitt. Peranti ini mempunyai tahap ambang input yang dikurangkan untuk membolehkan pengantaramukaan kepada tahap logik TTL. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan yang melebihi VCC. Input pencetus Schmitt mengubah isyarat input yang berubah secara perlahan kepada isyarat output bebas jitter yang ditakrifkan dengan tajam.

AiP74HC/HCT14 ialah penyongsang heksagon dengan input pencetus Schmitt. Peranti ini mempunyai tahap ambang input yang dikurangkan untuk membolehkan pengantaramukaan kepada tahap logik TTL. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan yang melebihi VCC. Input pencetus Schmitt mengubah isyarat input yang berubah secara perlahan kepada isyarat output bebas jitter yang ditakrifkan dengan tajam.

AiP74HC/HCT20 ialah get NAND 4-input dwi. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT20 ialah get NAND 4-input dwi. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT21 menyediakan fungsi 4-input DAN. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT21 menyediakan fungsi 4-input DAN. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT27 ialah get NOR 3-input tiga kali ganda. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT27 ialah get NOR 3-input tiga kali ganda. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT30 ialah get NAND 8-input. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT30 ialah get NAND 8-input. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT32 ialah get OR 2-input empat hala. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT32 ialah get OR 2-input empat hala. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT42 ialah salah satu daripada sepuluh penyahkod BCD hingga perpuluhan. Ia menerima empat input BCD (0A hingga 3A) dan menyediakan sepuluh output saling eksklusif (0Y(—) hingga 9Y(—)). Reka bentuk logik memastikan bahawa semua output adalah TINGGI apabila kod binari yang lebih besar daripada sembilan digunakan pada input. Input yang paling ketara (3A) menghasilkan fungsi perencatan yang berguna apabila peranti digunakan sebagai penyahkod 1 daripada 8. Input 3A juga boleh digunakan sebagai input data dalam aplikasi demultiplekser 8-output. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT42 ialah salah satu daripada sepuluh penyahkod BCD hingga perpuluhan. Ia menerima empat input BCD (0A hingga 3A) dan menyediakan sepuluh output saling eksklusif (0Y(—) hingga 9Y(—)). Reka bentuk logik memastikan bahawa semua output adalah TINGGI apabila kod binari yang lebih besar daripada sembilan digunakan pada input. Input yang paling ketara (3A) menghasilkan fungsi perencatan yang berguna apabila peranti digunakan sebagai penyahkod 1 daripada 8. Input 3A juga boleh digunakan sebagai input data dalam aplikasi demultiplekser 8-output. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT47 mempunyai output aktif-rendah yang direka untuk memacu LED anod biasa atau penunjuk pijar secara langsung. Corak paparan untuk kiraan input BCD di atas 9 ialah simbol unik untuk mengesahkan keadaan input.

AiP74HC/HCT73 ialah selipar jepit jenis JK yang dicetuskan tepi negatif dua hala yang menampilkan input jam J, K (nCP(—)) dan set semula (nR(—)) individu; juga output Q dan Q(—) pelengkap.

AiP74HC/HCT73 ialah selipar jepit jenis JK yang dicetuskan tepi negatif dua hala yang menampilkan input jam J, K (nCP(—)) dan set semula (nR(—)) individu; juga output Q dan Q(—) pelengkap.

AiP74HC/HCT74 ialah flip-flop jenis-D yang dicetuskan dengan tepi positif dua hala. Ia mempunyai input data individu (nD), jam (nCP), set (nS(—)D) dan set semula (nR(—)D), dan output nQ dan nQ(—) pelengkap. Data pada input-nD, yang memenuhi keperluan masa persediaan dan penahanan pada peralihan jam RENDAH ke TINGGI, disimpan dalam flip-flop dan muncul pada output nQ. Tindakan pencetus Schmitt dalam input jam, menjadikan litar sangat bertolak ansur dengan masa naik turun jam yang lebih perlahan. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan yang melebihi VCC.

AiP74HC/HCT74 ialah flip-flop jenis-D yang dicetuskan dengan tepi positif dua hala. Ia mempunyai input data individu (nD), jam (nCP), set (nS(—)D) dan set semula (nR(—)D), dan output nQ dan nQ(—) pelengkap. Data pada input-nD, yang memenuhi keperluan masa persediaan dan penahanan pada peralihan jam RENDAH ke TINGGI, disimpan dalam flip-flop dan muncul pada output nQ. Tindakan pencetus Schmitt dalam input jam, menjadikan litar sangat bertolak ansur dengan masa naik turun jam yang lebih perlahan. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan yang melebihi VCC.

AiP74HC/HCT76 ialah Flip-Flop JK dwi (dengan Preset dan Clear)

AiP74HC/HCT76 ialah Flip-Flop JK dwi (dengan Preset dan Clear)

AiP74HC/HCT85 ialah pembanding magnitud 4-bit yang boleh dikembangkan kepada hampir sebarang panjang. Ia melakukan perbandingan dua binari 4-bit, BCD atau kod monotonik lain dan membentangkan tiga keputusan magnitud yang mungkin pada output (QA>B, QA=B dan QAB, IA=B dan IAB, QA=B dan QA

AiP74HC/HCT85 ialah pembanding magnitud 4-bit yang boleh dikembangkan kepada hampir sebarang panjang. Ia melakukan perbandingan dua binari 4-bit, BCD atau kod monotonik lain dan membentangkan tiga keputusan magnitud yang mungkin pada output (QA>B, QA=B dan QAB, IA=B dan IAB, QA=B dan QA

AiP74HC/HCT86 ialah get EXCLUSIVE-OR 2-input empat hala. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT86 ialah get EXCLUSIVE-OR 2-input empat hala. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT86 ialah get EXCLUSIVE-OR 2-input empat hala. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT93 ialah kaunter riak binari 4-bit.

AiP74HC/HCT93 ialah kaunter riak binari 4-bit.

AiP74HC/HCT95 ialah Daftar Anjakan Akses Selari 4-bit.

AiP74HC/HCT95 ialah Daftar Anjakan Akses Selari 4-bit.

AiP74HC/HCT107 ialah selipar jepit jenis JK yang dicetuskan tepi negatif dua hala yang menampilkan input jam J, K (nCP(—)) dan set semula (nR(—)) individu; juga output Q dan Q(—) pelengkap.

AiP74HC/HCT107 ialah selipar jepit jenis JK yang dicetuskan tepi negatif dua hala yang menampilkan input jam J, K (nCP(—)) dan set semula (nR(—)) individu; juga output Q dan Q(—) pelengkap.

AiP74HC/HCT112 ialah flip-flop JK yang dicetuskan dengan tepi negatif dua hala.

AiP74HC/HCT112 ialah flip-flop JK yang dicetuskan dengan tepi negatif dua hala.

AiP74HC/HCT126 ialah pemacu penimbal/talian empat hala dengan output 3-keadaan yang dikawal oleh input pemboleh output (nOE). RENDAH pada nOE menyebabkan output menganggap keadaan OFF berimpedans tinggi. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input dengan voltan melebihi VCC.

AiP74HC/HCT126 ialah pemacu penimbal/talian empat hala dengan output 3-keadaan yang dikawal oleh input pemboleh output (nOE). RENDAH pada nOE menyebabkan output menganggap keadaan OFF berimpedans tinggi. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input dengan voltan melebihi VCC.

AiP74HC/HCT132 ialah get NAND 2-input empat hala dengan input pencetus Schmitt. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC. Input pencetus Schmitt mengubah isyarat input yang berubah secara perlahan kepada isyarat output bebas jitter yang ditakrifkan dengan tajam.

AiP74HC/HCT132 ialah get NAND 2-input empat hala dengan input pencetus Schmitt. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC. Input pencetus Schmitt mengubah isyarat input yang berubah secara perlahan kepada isyarat output bebas jitter yang ditakrifkan dengan tajam.

AiP74HC/HCT139 menyahkod dua input alamat berwajaran binari (nA0, nA1) kepada empat output saling eksklusif (nY(—)0 hingga nY(—)3). Setiap penyahkod mempunyai input daya (nE(—)). Apabila nE(—) adalah TINGGI, semua output dipaksa TINGGI. Input daya boleh digunakan sebagai input data untuk aplikasi demultiplekser 1-ke-4. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT139 menyahkod dua input alamat berwajaran binari (nA0, nA1) kepada empat output saling eksklusif (nY(—)0 hingga nY(—)3). Setiap penyahkod mempunyai input daya (nE(—)). Apabila nE(—) adalah TINGGI, semua output dipaksa TINGGI. Input daya boleh digunakan sebagai input data untuk aplikasi demultiplekser 1-ke-4. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT145 ialah penyahkod/pemacu BCD-ke-perpuluhan.

AiP74HC/HCT145 ialah penyahkod/pemacu BCD-ke-perpuluhan.

Pengekod keutamaan 9-input AiP74HC/HCT147 menerima data daripada sembilan input LOW aktifPeranti ini menyediakan fungsi pengekodan keutamaan 10 baris hingga 4 baris dengan menggunakan perpuluhan tersirat "sifar"."Sifar" dikodkan apabila kesemua sembilan input data adalah TINGGI, memaksa keempat-empat output menjadi TINGGI.

Pengekod keutamaan 9-input AiP74HC/HCT147 menerima data daripada sembilan input LOW aktifPeranti ini menyediakan fungsi pengekodan keutamaan 10 baris hingga 4 baris dengan menggunakan perpuluhan tersirat "sifar"."Sifar" dikodkan apabila kesemua sembilan input data adalah TINGGI, memaksa keempat-empat output menjadi TINGGI.

AiP74HC/HCT148 mengekod lapan baris data kepada binari tiga baris (4-2-1) (oktal). Litar lata (membolehkan input EI dan membolehkan output EO) disediakan untuk membolehkan pengembangan oktal tanpa memerlukan litar luaran. Input dan output data aktif pada tahap logik rendah.

AiP74HC/HCT148 mengekod lapan baris data kepada binari tiga baris (4-2-1) (oktal). Litar lata (membolehkan input EI dan membolehkan output EO) disediakan untuk membolehkan pengembangan oktal tanpa memerlukan litar luaran. Input dan output data aktif pada tahap logik rendah.

AiP74HC/HCT151 ialah pemultipleks 8-bit dengan lapan input binari (I0 hingga I7), tiga input pilih (S0 hingga S2) dan satu input dayakan (E(—)). Salah satu daripada lapan input binari dipilih oleh input pilih dan dihalakan ke output pelengkap (Y dan Y(—)). TINGGI pada E(—) memaksa output Y RENDAH dan output Y(—) TINGGI. Input juga termasuk diod pengapit yang membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT151 ialah pemultipleks 8-bit dengan lapan input binari (I0 hingga I7), tiga input pilih (S0 hingga S2) dan satu input dayakan (E(—)). Salah satu daripada lapan input binari dipilih oleh input pilih dan dihalakan ke output pelengkap (Y dan Y(—)). TINGGI pada E(—) memaksa output Y RENDAH dan output Y(—) TINGGI. Input juga termasuk diod pengapit yang membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT153 ialah pemultipleks 4-input dwi. Peranti ini mempunyai input pendayaan bebas (nE(—)) dan input pemilihan data biasa (S0 dan S1). Bagi setiap pemultipleks, input pemilihan memilih salah satu daripada empat input binari dan menghalakannya ke output pemultipleks (nY). TINGGI pada E(—) memaksa output pemultipleks yang sepadan RENDAH. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT153 ialah pemultipleks 4-input dwi. Peranti ini mempunyai input pendayaan bebas (nE(—)) dan input pemilihan data biasa (S0 dan S1). Bagi setiap pemultipleks, input pemilihan memilih salah satu daripada empat input binari dan menghalakannya ke output pemultipleks (nY). TINGGI pada E(—) memaksa output pemultipleks yang sepadan RENDAH. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT154 ialah penyahkod/penyahmultiplexer talian 4 hingga 16

AiP74HC/HCT154 ialah penyahkod/penyahmultiplexer talian 4 hingga 16

AiP74HC/HCT156 ialah penyahkod/penyahmultiplexer dwi-2 hingga 4.

AiP74HC/HCT156 ialah penyahkod/penyahmultiplexer dwi-2 hingga 4.

AiP74HC/HCT160 ialah kaunter dekad pratetap segerak dengan bawaan pandangan hadapan dalaman. Operasi segerak disediakan dengan memastikan semua flip-flop dicatat serentak pada tepi positif jam (CP). Output (Q0 hingga Q3) kaunter mungkin dipratetap TINGGI atau RENDAH. RENDAH pada input pemboleh selari (PE(—)) melumpuhkan tindakan pengiraan dan menyebabkan data pada input data (D0 hingga D3) dimuatkan ke dalam kaunter pada tepi positif jam. Pratetap berlaku tanpa mengira tahap pada input pemboleh kiraan (CEP dan CET). RENDAH pada input tetapan semula induk (MR(—)) menetapkan Q0 hingga Q3 RENDAH tanpa mengira tahap pada pin input CP, PE(—), CET dan CEP (dengan itu menyediakan fungsi jelas tak segerak). Bawaan pandangan hadapan memudahkan penjujukan siri kaunter. Kedua-dua CEP dan CET mesti TINGGI untuk mengira. Input CET diumpan ke hadapan untuk mendayakan output kiraan terminal (TC). Output TC yang didayakan akan menghasilkan denyutan output TINGGI dengan tempoh yang lebih kurang sama dengan output TINGGI Q0. Denyutan ini boleh digunakan untuk mendayakan peringkat lata seterusnya. Frekuensi jam maksimum untuk kaunter lata ditentukan oleh kelewatan perambatan CP ke TC dan masa persediaan CEP ke CP, mengikut formula berikut:fmaks=1/(tP(maks)(CP kepada TC)+tSU(CEP kepada CP))Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input dengan voltan melebihi VCC.

AiP74HC/HCT160 ialah kaunter dekad pratetap segerak dengan bawaan pandangan hadapan dalaman. Operasi segerak disediakan dengan memastikan semua flip-flop dicatat serentak pada tepi positif jam (CP). Output (Q0 hingga Q3) kaunter mungkin dipratetap TINGGI atau RENDAH. RENDAH pada input pemboleh selari (PE(—)) melumpuhkan tindakan pengiraan dan menyebabkan data pada input data (D0 hingga D3) dimuatkan ke dalam kaunter pada tepi positif jam. Pratetap berlaku tanpa mengira tahap pada input pemboleh kiraan (CEP dan CET). RENDAH pada input tetapan semula induk (MR(—)) menetapkan Q0 hingga Q3 RENDAH tanpa mengira tahap pada pin input CP, PE(—), CET dan CEP (dengan itu menyediakan fungsi jelas tak segerak). Bawaan pandangan hadapan memudahkan penjujukan siri kaunter. Kedua-dua CEP dan CET mesti TINGGI untuk mengira. Input CET diumpan ke hadapan untuk mendayakan output kiraan terminal (TC). Output TC yang didayakan akan menghasilkan denyutan output TINGGI dengan tempoh yang lebih kurang sama dengan output TINGGI Q0. Denyutan ini boleh digunakan untuk mendayakan peringkat lata seterusnya. Frekuensi jam maksimum untuk kaunter lata ditentukan oleh kelewatan perambatan CP ke TC dan masa persediaan CEP ke CP, mengikut formula berikut:fmaks=1/(tP(maks)(CP kepada TC)+tSU(CEP kepada CP))Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input dengan voltan melebihi VCC.

AiP74HC/HCT161 ialah kaunter binari pratetap segerak dengan pembawaan kepala-lihat dalaman. Operasi segerak disediakan dengan semua flip-flop dicatat serentak pada tepi positif jam (CP). Output (Q0 hingga Q3) kaunter boleh dipratetap TINGGI atau RENDAH. RENDAH pada input pemboleh selari (PE(—)) melumpuhkan tindakan pengiraan dan menyebabkan data pada input data (D0 hingga D3) dimuatkan ke dalam kaunter pada tepi positif jam. Pratetap berlaku tanpa mengira tahap pada input pemboleh kiraan (CEP dan CET). RENDAH pada input tetapan semula induk (MR(—)) menetapkan Q0 hingga Q3 RENDAH tanpa mengira tahap pada pin input CP, PE(—), CET dan CEP (dengan itu menyediakan fungsi jelas tak segerak). Pembawa pandang hadapan memudahkan penjujukan siri kaunter. Kedua-dua CEP dan CET mesti TINGGI untuk dikira. Input CET disuap ke hadapan untuk mendayakan output kiraan terminal (TC). Output TC yang didayakan akan menghasilkan denyut output TINGGI dengan tempoh yang lebih kurang sama dengan output TINGGI Q0. Denyutan ini boleh digunakan untuk mendayakan peringkat bertingkat seterusnya. Frekuensi jam maksimum untuk kaunter bertingkat ditentukan oleh kelewatan perambatan CP ke TC dan masa persediaan CEP ke CP, mengikut formula berikut:fmaks=1/(tP(maks)(CP kepada TC)+tSU(CEP kepada CP))Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input dengan voltan melebihi VCC.

AiP74HC/HCT161 ialah kaunter binari pratetap segerak dengan pembawaan kepala-lihat dalaman. Operasi segerak disediakan dengan semua flip-flop dicatat serentak pada tepi positif jam (CP). Output (Q0 hingga Q3) kaunter boleh dipratetap TINGGI atau RENDAH. RENDAH pada input pemboleh selari (PE(—)) melumpuhkan tindakan pengiraan dan menyebabkan data pada input data (D0 hingga D3) dimuatkan ke dalam kaunter pada tepi positif jam. Pratetap berlaku tanpa mengira tahap pada input pemboleh kiraan (CEP dan CET). RENDAH pada input tetapan semula induk (MR(—)) menetapkan Q0 hingga Q3 RENDAH tanpa mengira tahap pada pin input CP, PE(—), CET dan CEP (dengan itu menyediakan fungsi jelas tak segerak). Pembawa pandang hadapan memudahkan penjujukan siri kaunter. Kedua-dua CEP dan CET mesti TINGGI untuk dikira. Input CET disuap ke hadapan untuk mendayakan output kiraan terminal (TC). Output TC yang didayakan akan menghasilkan denyut output TINGGI dengan tempoh yang lebih kurang sama dengan output TINGGI Q0. Denyutan ini boleh digunakan untuk mendayakan peringkat bertingkat seterusnya. Frekuensi jam maksimum untuk kaunter bertingkat ditentukan oleh kelewatan perambatan CP ke TC dan masa persediaan CEP ke CP, mengikut formula berikut:fmaks=1/(tP(maks)(CP kepada TC)+tSU(CEP kepada CP))Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input dengan voltan melebihi VCC.

AiP74HC/HCT163 ialah kaunter binari pratetap segerak dengan pembawaan kepala-lihat dalaman. Operasi segerak disediakan dengan memastikan semua flip-flop dicatat serentak pada tepi positif jam (CP). Output (Q0 hingga Q3) kaunter boleh dipratetap kepada TINGGI atau RENDAH. RENDAH pada input pemboleh selari (PE(—)) melumpuhkan tindakan pengiraan. Ia menyebabkan data pada input data (D0 hingga D3) dimuatkan ke dalam kaunter pada tepi positif jam. Pratetap berlaku tanpa mengira tahap pada input pemboleh kiraan (CEP dan CET). RENDAH pada input tetapan semula induk (MR(—)) menetapkan Q0 hingga Q3 RENDAH selepas peralihan positif seterusnya pada input jam (CP). Tindakan ini berlaku tanpa mengira tahap pada pin input PE(—), CET dan CEP. Ciri tetapan semula segerak ini membolehkan pereka bentuk mengubah suai kiraan maksimum dengan hanya satu get NAND luaran. Pembawaan pandangan hadapan memudahkan penjujukan bersiri kaunter. Kedua-dua CEP dan CET mestilah TINGGI untuk dikira. Input CET disuap ke hadapan untuk mendayakan output kiraan terminal (TC). Output TC yang didayakan akan menghasilkan denyutan output TINGGI dengan tempoh yang lebih kurang sama dengan output TINGGI Q0. Denyutan ini boleh digunakan untuk mendayakan peringkat jujukan seterusnya. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.Kelewatan perambatan CP ke TC dan masa persediaan CEP ke CP menentukan frekuensi jam maksimum untuk kaunter bertingkat mengikut formula berikut:fmaks=1/(tP(maks)(CP kepada TC)+tSU(CEP kepada CP))

AiP74HC/HCT163 ialah kaunter binari pratetap segerak dengan pembawaan kepala-lihat dalaman. Operasi segerak disediakan dengan memastikan semua flip-flop dicatat serentak pada tepi positif jam (CP). Output (Q0 hingga Q3) kaunter boleh dipratetap kepada TINGGI atau RENDAH. RENDAH pada input pemboleh selari (PE(—)) melumpuhkan tindakan pengiraan. Ia menyebabkan data pada input data (D0 hingga D3) dimuatkan ke dalam kaunter pada tepi positif jam. Pratetap berlaku tanpa mengira tahap pada input pemboleh kiraan (CEP dan CET). RENDAH pada input tetapan semula induk (MR(—)) menetapkan Q0 hingga Q3 RENDAH selepas peralihan positif seterusnya pada input jam (CP). Tindakan ini berlaku tanpa mengira tahap pada pin input PE(—), CET dan CEP. Ciri tetapan semula segerak ini membolehkan pereka bentuk mengubah suai kiraan maksimum dengan hanya satu get NAND luaran. Pembawaan pandangan hadapan memudahkan penjujukan bersiri kaunter. Kedua-dua CEP dan CET mestilah TINGGI untuk dikira. Input CET disuap ke hadapan untuk mendayakan output kiraan terminal (TC). Output TC yang didayakan akan menghasilkan denyutan output TINGGI dengan tempoh yang lebih kurang sama dengan output TINGGI Q0. Denyutan ini boleh digunakan untuk mendayakan peringkat jujukan seterusnya. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.Kelewatan perambatan CP ke TC dan masa persediaan CEP ke CP menentukan frekuensi jam maksimum untuk kaunter bertingkat mengikut formula berikut:fmaks=1/(tP(maks)(CP kepada TC)+tSU(CEP kepada CP))

AiP74HC/HCT165 ialah daftar anjakan bersiri atau selari-masuk/bersiri-keluar 8-bit. Peranti ini mempunyai input data bersiri (DS), lapan input data selari (D0 hingga D7) dan dua output bersiri pelengkap (Q7 dan Q(—)7). Apabila input beban selari (PL(—)) adalah RENDAH, data dari D0 hingga D7 dimuatkan ke dalam daftar anjakan secara tak segerak. Apabila PL(—) adalah TINGGI, data memasuki daftar secara bersiri pada DS. Apabila input membolehkan jam (CE(—)) adalah RENDAH, data dialihkan pada peralihan RENDAH-ke-TINGGI bagi input CP. TINGGI pada CE(—) akan melumpuhkan input CP. Input adalah toleran voltan lampau sehingga 15V. Ini membolehkan peranti digunakan dalam aplikasi anjakan tahap TINGGI-ke-RENDAH.

AiP74HC/HCT165 ialah daftar anjakan bersiri atau selari-masuk/bersiri-keluar 8-bit. Peranti ini mempunyai input data bersiri (DS), lapan input data selari (D0 hingga D7) dan dua output bersiri pelengkap (Q7 dan Q(—)7). Apabila input beban selari (PL(—)) adalah RENDAH, data dari D0 hingga D7 dimuatkan ke dalam daftar anjakan secara tak segerak. Apabila PL(—) adalah TINGGI, data memasuki daftar secara bersiri pada DS. Apabila input membolehkan jam (CE(—)) adalah RENDAH, data dialihkan pada peralihan RENDAH-ke-TINGGI bagi input CP. TINGGI pada CE(—) akan melumpuhkan input CP. Input adalah toleran voltan lampau sehingga 15V. Ini membolehkan peranti digunakan dalam aplikasi anjakan tahap TINGGI-ke-RENDAH.

AiP74HC/HCT173 ialah flip-flop jenis-D bereping positif empat sisi. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT173 ialah flip-flop jenis-D bereping positif empat sisi. Input termasuk diod pengapit. Ini membolehkan penggunaan perintang pengehad arus untuk menghubungkan input kepada voltan melebihi VCC.

AiP74HC/HCT174 ialah flip-flop jenis-D yang dicetuskan tepi heksagonal positif dengan input data individu (Dn) dan output (Qn).

AiP74HC/HCT174 ialah flip-flop jenis-D yang dicetuskan tepi heksagonal positif dengan input data individu (Dn) dan output (Qn).

AiP74HC/HCT175 ialah flip-flop jenis-D yang dicetuskan oleh tepi positif empat sisi dengan input data individu (Dn) dan output pelengkap (Qn dan ).

AiP74HC/HCT175 ialah flip-flop jenis-D yang dicetuskan oleh tepi positif empat sisi dengan input data individu (Dn) dan output pelengkap (Qn dan ).

AiP74HC/HCT190 ialah kaunter dekad BCD naik/turun yang boleh dipratetap secara tak segerak. Ia mengandungi empatselipar jepit induk/hamba dengan get dalaman dan logik stereng untuk menyediakan operasi kiraan naik dan kiraan detik pratetap tak segerak dan segerak.

AiP74HC/HCT190 ialah kaunter dekad BCD naik/turun yang boleh dipratetap secara tak segerak. Ia mengandungi empatselipar jepit induk/hamba dengan get dalaman dan logik stereng untuk menyediakan operasi kiraan naik dan kiraan detik pratetap tak segerak dan segerak.

AiP74HC/HCT191 ialah kaunter naik/turun binari 4-bit yang boleh dipratetap secara tak segerak. Ia mengandungi empat flip-flop induk/hamba dengan logik get dan stereng dalaman untuk menyediakan operasi kiraan naik dan kiraan undur praset tak segerak dan segerak.

AiP74HC/HCT191 ialah kaunter naik/turun binari 4-bit yang boleh dipratetap secara tak segerak. Ia mengandungi empat flip-flop induk/hamba dengan logik get dan stereng dalaman untuk menyediakan operasi kiraan naik dan kiraan undur praset tak segerak dan segerak.

AiP74HC/HCT192 ialah kaunter naik/turun BCD segerak. Memisahkan jam naik/turun, CPU dan CPD masing-masing, memudahkan operasi. Output berubah keadaan secara segerak dengan peralihan RENDAH ke TINGGI bagi mana-mana input jam. Jika jam CPU berdenyut semasa CPD dipegang TINGGI, peranti akan mengira sehingga. Jika jam CPD berdenyut semasa CPU dipegang TINGGI, peranti akan mengira undur. Hanya satu input jam boleh dipegang TINGGI pada bila-bila masa untuk menjamin tingkah laku yang boleh diramal. Peranti boleh dikosongkan pada bila-bila masa oleh input tetapan semula induk tak segerak (MR); ia juga boleh dimuatkan secara selari dengan mengaktifkan input beban selari tak segerak (PL(—)).

AiP74HC/HCT192 ialah kaunter naik/turun BCD segerak. Memisahkan jam naik/turun, CPU dan CPD masing-masing, memudahkan operasi. Output berubah keadaan secara segerak dengan peralihan RENDAH ke TINGGI bagi mana-mana input jam. Jika jam CPU berdenyut semasa CPD dipegang TINGGI, peranti akan mengira sehingga. Jika jam CPD berdenyut semasa CPU dipegang TINGGI, peranti akan mengira undur. Hanya satu input jam boleh dipegang TINGGI pada bila-bila masa untuk menjamin tingkah laku yang boleh diramal. Peranti boleh dikosongkan pada bila-bila masa oleh input tetapan semula induk tak segerak (MR); ia juga boleh dimuatkan secara selari dengan mengaktifkan input beban selari tak segerak (PL(—)).

AiP74HC/HCT193 ialah kaunter naik/turun binari segerak 4-bit. Memisahkan jam naik/turun, CPU dan CPD masing-masing, memudahkan operasi. Output berubah keadaan secara segerak dengan peralihan RENDAH ke TINGGI bagi mana-mana input jam. Jika jam CPU berdenyut semasa CPD dikekalkan TINGGI, peranti akan mengira sehingga. Jika jam CPD dikekalkan berdenyut semasa CPU dikekalkan TINGGI, peranti akan mengira undur.

AiP74HC/HCT193 ialah kaunter naik/turun binari segerak 4-bit. Memisahkan jam naik/turun, CPU dan CPD masing-masing, memudahkan operasi. Output berubah keadaan secara segerak dengan peralihan RENDAH ke TINGGI bagi mana-mana input jam. Jika jam CPU berdenyut semasa CPD dikekalkan TINGGI, peranti akan mengira sehingga. Jika jam CPD dikekalkan berdenyut semasa CPU dikekalkan TINGGI, peranti akan mengira undur.

The AiP74HC/HCT194 is a 4-bit bidirectional universal shift register.